集微網消息，存儲器封測大廠力成位於新竹科學園區的全自動Fine Line FOPLP封測產線，將於今年6月進入小批量生產階段。

業內人士透露，力成已獲得聯發科電源管理IC（PM-IC）封測訂單，首顆採用FOPLP封裝技術的聯發科晶片預計於第三季度問世，並將應用於車用雷達領域。

FOPLP封裝技術日後很可能導入到聯發科RF射頻等領域。

說到FOPLP（Fan-Out Panel Level Package，扇出型面板級封裝）技術，就不得不提及FOWLP（Fan-Out Wafer Level Packaging，扇出型晶圓級封裝）與InFO（Integrated Fan-Out，集成扇出型）封裝技術。

全球主要封測廠於2013年便開始積極擴充FOWLP產能，主要為了滿足中低端智慧型手機市場對於成本的嚴苛要求。

台積電在扇出型晶圓級封裝領域的鑽研方向是InFO封裝技術。

2016年，台積電利用自行開發的InFO FOWLP封裝為蘋果生產A10處理器，以InFO技術成功打響Fan-Out技術名號，這成為了扇出型封裝市場的轉折點，也逐漸改變了晶圓級封裝市場的格局。

在此之前，鑒於自身堆疊封裝技術的實力，三星對於FOWLP封裝技術持消極態度。

台積電憑藉InFO FOWLP拿下蘋果處理器獨家晶圓代工訂單後，三星態度發生了轉變，攜手集團旗下三星電機(SEMCO)，以開發出比FOWLP更先進的FOPLP技術為首要目標。

InFO封裝雖好，短期內卻是封測界極少廠商可以吃到的「蛋糕」。

在去年8月格芯涉足此領域前，InFO只有台積電能生產。

很顯然，扇出型封裝製程中，InFO鎖定的是高端定製化客戶。

同樣，對於絕大多數IC設計業者而言，FOWLP封裝的成本仍是相對高昂的。

若在可承受的投資範圍內，解決好FOPLP的良率問題，FOPLP封裝技術可帶來最具競爭力的成本。

如何理解FOPLP技術的成本優勢？

可在300mm晶圓更大面積的面板（方形面積的載板）上進行FO工藝，則被稱為FOPLP封裝技術。

目前，一片300x300mm矽晶圓大約可以生產600顆IC，若使用FOPLP技術，在500x500、500x650或是600x600mm面板上生產，生產IC顆數可高達2600顆，即採用FOPLP技術的500x650mm晶圓，將是採用FOWLP技術300x300mm晶圓產量的4倍多，因此可以有效降低成本，增加產品競爭力。

同時，FOPLP整合了前後段半導體製程，可大幅度降低製程生產與材料等各項成本。

FOPLP技術兩大「陣營」

業者人士表示，FOPLP封裝技術有兩大趨勢，兩大「陣營」有各自的廠商代表。

陣營一：

採用LCD/Glass製程設備為基礎，類似於德系IDM大廠英飛凌具有專利的eWLB封裝技術，微細線寬／間距(L/S)約為10um/10um以上，適用於電源管理、RF IC等，目前主要廠商為力成、韓廠Nepes。

今年下半年，力成、韓廠Nepes等有望正式進入量產階段。

陣營二：

FOPLP技術基於基板(Substrate)製程，代表廠商為日月光投控、三星電機(Semco)、J-Device等，但估計要到2019~2020年才會進入量產階段。

聯發科的FOPLP發展規劃

據業內專家透露，聯發科採用FOPLP製程的晶片設計，可無縫對接於wafer form，其外觀一致，可避免受到單一來源的影響。

聯發科針對FOPLP製程的藍圖構想，從低端的PM-IC到高端網絡晶片都有，已針對FOPLP封裝兩大趨勢設計，包括LCD/Glass與基於基板製程。

力成FOPLP封裝拔頭籌

力成相關從業者表示，採用半導體、面板設備製程的FOPLP封裝較為精準，良率可實現95~99%，優於PCB基板製程約80%，而LCD/Glass Base的FOPLP封裝，更適用於小體積、輕量化類IC。

隨著eMMC、eMCP、UFS等規格存儲卡的發展，晶片封裝更小、更薄成為存儲領域的迫切需求，而採用FOPLP封裝可再減少100~200um。

據從業者透露，在此領域，力成在技術上已齊備。

請為這篇文章評分？

2020-08-31

摩爾定律達極限高階封測技術挑大樑

半導體業晶圓製程即將達到瓶頸，也就代表摩爾定律可能將失效。未來晶圓廠勢必向下整合到封測廠，在晶圓製程無法繼續微縮下，封測業將暫時以系統級封裝等技術將晶片做有效整合，提高晶片製造利潤，挑起超越摩爾...

Fan-Out PLP成本優勢顯著，力成6月量產獲聯發科封測訂單

文章推薦指數： 81 %

請為這篇文章評分？

相關文章

最新文章

相關網站資訊

華為被禁原因

無邊無際意思

華為 工廠

相關文章　

華為工廠