Vardaman透露，聯發科和海思的應用處理器(AP)也將跟進採用先進的封裝方式，其他業者如大陸手機廠Oppo和Vivo也已經採用其他更新穎的技術。

新的封裝技術如雨後春筍般出現，重點均在於多元異質模組整合(heterogeneous integration)，因為主機板空間越來越壅擠，晶片封裝必須設法縮小尺寸。

在琳琅滿目的新技術中，扇出型晶圓級封裝(fan-out wafer-level packaging；FOWLP)運作了近10年之後，現在已成為移動市場的首選。

第一代扇出型封裝是採用英飛凌(Infineon)的嵌入式晶圓級球閘陣列(eWLB)技術，此為2009年由飛思卡爾(Freescale，現為恩智浦)所推出。

最近艾克爾(Amkor)增加SLIM(silicon-less integrated module)工藝，此技術也有其他不同的分支。

扇出型封裝因為無須中介板，成本比2.5D便宜。

對於較高端的應用如網路設備和伺服器晶片而言，2.5D現在仍是主流，因為中介板比起其他接合物傳輸訊號更快速，然而，兩者之間的效能差異已逐漸縮小。

過去數十年來，IC封裝主要採用基於焊線接合(wirebond)的技術來延伸引線，此概念也應用到覆晶封裝(Flip chip)。

相反地，扇出型封裝將多個晶片組合進單一封裝中，解決了線路雍塞的問題，同時也有縮小數字邏輯功能的好處。

這些特點對智慧型手機特別重要，因為手機需要把眾多功能放置在很薄的機身上。

主動和被動元件組合在同一晶片並且緊密封裝一起，形成較短和較快的連結，而且寄生元件使用量也減少。

扇出型並非新概念，不同的是晶圓級封裝(WLP)方式。

扇出型晶圓級封裝讓不同的裸晶以類似WLP製程，將裸晶嵌入模塑料或連接在晶圓上，並在下方填充，之後放入使用物理氣相沉積法(PVD)的重分布層(RDL)來配置I/O連結，再鋪上介電質薄膜做為絕緣體，以及置入銅凸塊等支柱。

實際的步驟視不同的封裝方式而各異，但關鍵的變量在於成品率和穩定度。

就線路和空間而言，扇出型晶圓級封裝被視為是2.5D和有機基板系統封裝(SiP)兩者之間的中間選項。

若干業界消息指出，iPhone在RDL上使安裝了三層分別是5-5µm、10-10m 和10-10µm。

現在每一層利用5-5µm的高密度版本正被開發當中，新科金朋(STATS ChipPAC)和高通(Qualcomm)則著手開發2-2µm技術。

由於FOWLP小封裝技術的特點，大多數應用於移動市場，業者預期市場將更多樣化，包括新應用的混搭，以及降低10納米和7納米系統單晶片成本的方式。

未來FOWLP能否加速推展的關鍵在於成品率和成本，假使成品率改善且成本下降，FOWLP應用市場將快速擴張。

成本一向是封裝技術的重要因素，阻礙2.5D推廣的主要障礙就是成本太高，而中介板則是罪魁禍首，也因此部分業者如eSilicon和三星電子(Samsung Electronics)正在研發有機中介板。

封裝和設備廠長久以即重視封裝，但晶片製造業最近才開始採用，部分原因是因為10納米和7納米的熱能和物理效應，以及布線和訊號完整性的障礙，乃至於處理這些問題所累積的成本不斷上升。

另一方面，由於終端應用市場相當分散，特別是現在有各式各樣的裝置連結網路，市場需要少量客制化的產品，在此情況下，採用平台的方式格外重要，以便讓7納米邏輯晶片在同一個封裝上可與類比晶片搭配，或把多個封裝擠在一個電路板上。

eading

請為這篇文章評分？

2020-08-31

聯發科海思將跟進先進封裝，FOWLP可望成移動市場首選

文章推薦指數： 80 %

請為這篇文章評分？

相關文章

最新文章

相關網站資訊

華為被禁原因

無邊無際意思

華為 工廠

相關文章　

華為工廠