台積電新核心競爭力成型，三星和格芯正在奮起直追！

我們平時談及台積電，第一印象就是他們遙遙領先的工藝製程技術。

尤其是進入最近兩年，因為競爭對手的不給力，台積電似乎已經坐穩了全球最先進晶圓代工廠的位置。

據EEtimes的報導顯示，台積電已經開始量產7納米製程，且預期今年將有50個以上的設計案投片(tap out)，包括CPU、GPU、AI加速器晶片、加密貨幣採礦ASIC、網絡晶片、遊戲機晶片、5G晶片以及車用IC。

相反地，台積電的競爭對手三星在上個月7號才完成7nm工藝開發完成；而另一個競爭對手Intel則在日前的電話會議中披露，其10nm工藝再次延期。

也就是說這個最初規劃在2015年交付的工藝，要到2019年才能面世。

從牌面上看，台積電走在了工藝的最前面。

先進的技術也帶動了他們在營收上的水漲船高。

2017財年，台積電全年營收達到歷史新高的330億美元。

在拓璞產業研究院的晶圓代工廠排名中，台積電以55.9%的市場份額遙遙領先排名第二的格芯，後者的市場份額只有9.4%。

拓璞產業研究院的最新數據進一步指出，在現在占全球先進代工（包含28納米一下）份額高達四成的28nm方面，台積電2017年的市場份額接近70%。

，作為對比，排名第二的三星只有10%，國內最先進的晶圓廠中芯國際的份額甚至只有3%。

也就是說，無論從哪個維度看，台積電都是當之無愧的晶圓代工巨頭。

2017年全球28nm製程產值占比

毫無疑問，先進工藝技術的投入，是台積電領先的基礎。

無論當年的銅工藝自研，還是後來對FinFET的投入，都體現了台積電在工藝方面的敏銳嗅覺和前瞻性。

但在作者看來，在封裝工藝的投入，則會是台積電掌控未來的一個重要籌碼。

嘗到封裝甜頭的台積電

在蘋果iPhone 7發布之後，大眾才對台積電的封裝技術布局有了更多的了解。

這主要因為蘋果這一代旗艦所搭載的A10處理器採用了台積電的inFO(Integrated Fan-Out)封裝工藝，才使得晶片有了質的變化。

InFO的中文全稱為「整合型扇型封裝」，其優勢在於可省去載板，因而成本可較傳統的PoP封裝至少降低約2~3成以上，大幅節省晶片封裝的成本，並可應用於手機AP或其他RF、電源管理IC等大宗應用市場。

台積電InFO技術

在過往，手機的處理器供應商通常是使用既便宜又可靠的PoP封裝工藝，但是到了0.5mm到0.4mm這個厚道，這個封裝技術就難以為繼了。

而據據 TechInsights的拆解發現 ，採用了inFO封裝技術的A10 封裝厚度僅為 0.33mm 到 0.23 mm，這就讓台積電穩固了蘋果處理器的訂單。

其實在A8處理器以前，蘋果處理器的訂單基本上都是三星的自留地。

但台積電從A9與三星平分訂單，到A10、A11壟斷蘋果A系列處理器訂單，封裝技術是其一個最大的競爭優勢。

很多分析師也確定，台積電正是憑藉InFO技術，擊敗三星，拿下全部A10訂單。

而這一切都歸功於台積電創始仁張忠謀在七年前的一個決定。

據台灣天下雜誌在上個月的一個報導中指出，當張忠謀在2011年的法說會上向外界宣布將要進軍封裝領域的時候，市場一片譁然。

因為自台積電創造性的開拓出了晶圓代工的這個模式之後，半導體製造產業鏈的設計、製造和封測這三個環節基本都是井水不犯河水的。

當Fabless設計好晶片之後，就交付給Fab生產。

在Fab生產好之後，則交付下游的OSAT封測。

在台積電宣布進入封測產業的前二十多年，半導體產業的總體運轉就是按照這個模式。

為此在台積電提出了這個規劃之後，大家感到驚訝也不足為奇。

天下雜誌還表示，在張忠謀宣布了這個消息後，一位出身台積、擔任封裝廠主管的前輩，曾當面告訴台積電封裝技術的負責人——「你們台積電根本不可能成功」。

他當時給出的理由是：一方面台積電的成本很難與OSAT競爭；另一方面當時三星、英特爾在扇出型晶圓級封裝上面的專利也都領先於台積電。

但最後的結果如大家所見，相對落後的台積電卻獲得了成功。

據媒體報導，靠著這個封裝技術，台積電再次全部拿下蘋果A12的訂單。

至於台積電收割其他智慧型手機先進處理器紅利的故事，就按下不表。

其實台積電的封裝計劃，並不止InFO，應有於HPC的CoWOS (Chip on Wafer on Substrate)則是台積電的另一個「賭注」。

台積電CoWOS架構

CoWOS的工藝是先將半導體晶片透過Chip on Wafer(CoW)的封裝製程連接至矽晶圓，再把此CoW晶片與基板連結，整合而成CoW-on- Substrate。

這種工藝能夠提供優化的系統效能（提升3到6倍）、更小的產品外觀尺寸，並且明顯改善晶片之間的傳輸帶寬。

這個耗費了台積電研發人員很多精力和成本的封裝工藝終於從2016年開始收穫曙光。

據天下雜誌報導，英菲大在當年出該公司第一款採用CoWoS封裝的繪圖晶片GP100，為最近一波人工智慧熱潮拉開序幕。

包括，翌年AlphaGo打敗世界棋王柯潔背後的Google人工智慧晶片TPU 2.0，這些舉世最高性能、造價最高的人工智慧晶片，都是CoWoS封裝、台積製造。

台積電封裝負責人余振華甚至表示：「沒有效能提升3到6倍」。

這和台積電最初規劃的最新、最高級的晶片需求不謀而合。

經過幾年大規模投入的台積電，終於在封裝上嘗到了甜頭。

根據台積電2017年的財報披露，其先進封裝當年的營收占了公司當年總收入的7%。

也就是說台積電單靠封裝，在2017年收入了23.1億美元。

作為對比，封測大廠Amkor在當年的營收僅有11.35億美元，可以看到台積電這個業務帶來的重要貢獻。

更關鍵的是，正式依賴於這些封裝技術，台積電拉開了和三星和Intel等競爭對手的差距，再一次領先所有競爭對手，走向了正確道理。

這無不體現出了張忠謀領導下台積電的「睿智」。

推新封裝技術鞏固地位

余振華在接受天下雜誌採訪的時候談到，台積電還有很多封裝的秘密武器。

日前，台積電在聖克拉拉舉辦的第24屆年度技術研討會上正式公布了他們一項革命性的封裝技術WoW（Wafer-on-Wafer，堆疊晶圓）技術，按照他們的說法，這將為顯卡帶來革命性的變化，能把英偉達和AMD的GPU性能提高一倍。

Wafer on wafer工藝

據介紹，該技術通過使用形成矽通孔（TSV）連接的10微米孔彼此接觸，允許更多的內核被塞入一個封裝中，那就意味著每個晶片可以非常快速並且以最小的延遲相互通信。

尤其令人感興趣的是，製造商可以使用WoW的方式將兩個GPU放在一張卡上，並將其作為產品更新發布，從而創建基本上兩個GPU，而不會將其顯示為作業系統的多GPU設置。

台積電的合作夥伴Cadence則解釋說，Wafer-on-Wafer (WoW，堆疊晶圓)設計可以放置在中介層上，將一個連接路由到另一個連接，創建一個雙晶立方體。

甚至可以使用WoW方法垂直堆疊兩個以上的晶圓。

按照他們的說法，這將提升GPU一倍的性能。

在過去兩年，因為AI雲端訓練的火熱，GPU的銷售量大增，帶動兩大供應商英偉達和AMD業績的快速增長。

人工智慧的持續火熱，勢必會給他們帶來更大的機會。

台積電在這裡的投入，勢必會將他們帶上一個新的高峰。

不過台積電他們也表示，WoW現在最大的問題是晶圓產量。

當它們被粘合在一起時，如果只有一個晶圓壞了，那麼即使兩個晶圓都沒有問題，它們也必須被丟棄。

這意味著該工藝需要在具有高成品率的生產節點上使用，例如台積電的16納米工藝，以降低成本。

不過，該公司的目標是在未來的7nm和5nm製造工藝節點上使用WoW技術。

除了這個工藝以外，台積電的封裝技術還有其他的選項。

EETIMES最近的報導中指出，從明年初開始，台積電將會全面升級現有的封裝技術。

例如CoWoS技術將提供具備倍縮光罩(reticle)兩倍尺寸的矽中介層選項，以因應該領域的需求；而InFO技術則會有四種衍生技術，其中內存基板應用的InFO-MS，將在1x倍縮光罩的基板上封裝SoC與HBM，具備2x2微米的重分布層(redistribution layer)，將在9月通過驗證。

InFO-oS則擁有與DRAM更匹配的背向RDL間距，而且已經準備就緒；一種名為MUST的多堆棧選項，將1~2顆晶片放在另一顆比較大的晶片頂部，然後以位於堆棧底部的矽中介層來連結。

最後還有一種InFO-AIP就是封裝天線(antenna-in-package)技術，號稱外觀尺寸可縮小10%，天線增益則提高40%，鎖定5G基頻晶片的前端模塊應用等設計。

最後台積電還大略描述了一種被稱為「整合晶片系統」(system-on-integrated-chips，SoICs)的技術，採用10納米以下的互連來連結兩顆裸晶，但技術細節還要到明年才會透露；該技術鎖定的應用從行動通訊到高性能運算，而且能連結採用不同製程節點生產的裸晶，看來是某種形式的系統級封裝(SiP)。

一位分析師在台積電技術研討會表示：「日月光(ASE)一直是封裝技術領域的領導者，但現在我得說台積電才是。

」台積電的動機很明顯，隨著CMOS製程微縮的優勢漸退，封裝技術能有助於性能表現，一部份是透過更快的內存存取。

上海圖正科技副總裁，封裝技術資深專家謝建友告訴半導體行業觀察（ID：ICBANK）記者，台積電這種做法是摩爾定律失效的一種應對之法。

按照他的說法，摩爾定律現在晶圓級級別失效了，要想繼續延續18個月單位面積內電晶體數據增加一倍這樣的進化速度，就需要應用到SiP（System in Package），而台積電現在所有的技術，就是瞄準這個趨勢插入的。

「台積電的做法就是把諸如CMOS、砷化鎵、SOI和MEMS之類的不同材質和工藝的混合起來封裝，這是未來的趨勢，也是他們封裝的核心競爭力所在」。

謝建友強調。

後來者的追趕

見識到台積電在封裝的優越表現，三星和格芯也都按捺不住了，紛紛加強在這方面的新方案和產品，謀求提升在和台積電競爭時的競爭力。

首先是全球第二大的晶圓代工企業格芯。

去年八月，全球第二大晶圓代工長格芯宣布採用高效能 14 納米 FinFET 製程技術的 FX-14 特定應用積體電路（ASIC）整合設計系統，已通過 2.5D 封裝技術解決方案的矽功能驗證。

據格羅方德表示，此 2.5D ASIC 解決方案包含一個縫合載板中介層，用以克服微影技術的限制，以及一個和 Rambus 研發的多通道 HBM2 PHY，每秒可處理 2Tbps。

本解決方案以 14 納米 FinFET 技術展示，將整合至格羅方德新一代 7 納米 FinFET 製程技術的 FX-7 ASIC 設計系統。

格羅方德的產品開發副總 Kevin O』Buckley 表示，隨著近年來互連與封裝技術出現大幅進展，晶圓製程與封裝技術間的界線已趨模糊。

將 2.5D 封裝技術整合至 ASIC 設計中，能帶來突破性的效能提升，這也再次展現格羅方德的技術能力。

這項進展讓我們能從產品設計開始一路到製造與測試，以一站式、端對端的形式支持客戶。

這也讓格芯成為繼台積電以後，成為全球唯二擁有這類技術的廠商，將進一步增加市場的競爭優勢。

另一份晶圓代工急進者三星也在快馬加鞭。

今年三月份，韓媒曾報導，三星電子新任共同執行長金奇南上任後，秘密指示內部啟動「金奇南計劃」，開發全新的「扇出型晶圓級封裝」(Fo-WLP)製程。

最新消息指出，三星將位於天安的面板廠改為半導體封裝廠，並砸巨資購買設備，年底可初步到位，希望2019年從台積電手中奪回蘋果下一世代處理器訂單。

根據南韓《Investor》轉載《ETNews》報導，三星已將Samsung Display位於天安(Cheonan)的液晶面板廠，改建成半導體先進封裝廠，裡頭將設置高頻寬記憶體(HBM)和晶圓級封裝相關技術的生產線，預計今年底產能就可到位，三星將視實際需求擴產，主要目標當然就是鎖定台積電手中的蘋果肥單。

三星近年來積極搶攻晶圓代工市場大餅，與台積電爭奪蘋果、高通等大客戶的消息時有所聞。

由於台積電是全球第1家將應用處理器整合扇出型晶圓級封裝商業化的半導體廠，在「金奇南計劃」啟動後，三星也從英特爾挖來董事Oh Kyung-seok監製先進封裝製程，希望趕在2019年前量產，業界預期2020年恐上演激烈的搶單戲碼。

很明顯，晶圓代工廠的競爭，又開闢了一個新戰場。