扇出型晶圓級封裝或將扇出型向面板級封裝轉變

文章推薦指數: 80 %
投票人數:10人

最近在葡萄牙孔迪鎮聚集了一大群IC封裝與半導體工藝處理專家,他們正在參加由歐洲最大的外包半導體裝配與測試服務(OSATS)提供商Nanium S.A.公司在其總部主持召開的2015年半導體封裝技術交流大會,會議最後日程是主旨演講和參觀代工廠。

這次會議討論的焦點是大尺寸的扇出型(擴散型)封裝,或在良率和封裝成本壓力下,OSATS提供商感到從扇出型晶圓級封裝(FO-WLP)向扇出型面板級封裝(FOPLP)轉變的必要性。

首先強調的是FO-WLP的市場驅動力,TechSearch International公司總裁E.JanVardaman指出一年年的移動設備如何通過增加晶圓級封裝數量充實其電路而變得越來越薄。

她用七代iPhone手機作了形象的描述,這些手機從約12mm變到7mm,同時它們的WLP容量從2個裸片增加到超過26個裸片。

圖1:iPhone趨勢:WLP數量越來越多。

來源TechSearch International

Vardaman指出,傳統的WLP趨勢包括越來越多的I/O數量和越來越大的裸片。

伴隨著不斷縮小的幾何尺寸,每個裸片的I/O數量近年來有了顯著增加,從幾十個一下增加到了400多個,因此需要採用多裸片封裝,或轉向更大的FO-WLP封裝,這樣I/O不僅可以分布在裸片下方,還可以分布在封裝四周(像圍繞裸片的額外邊際空間)。

一般情況下,FO-WLP受益於同樣的纖薄厚度(不到0.4mm),但可以集成來自不同技術節點的多個裸片以及一些無源器件。

Nanium提供了一個很好的例子,即在一個9mm×8mm封裝中將2個有源裸片和10個表貼無源器件塑封在一起。

圖2:集成了無源器件的Nanium公司多裸片扇出封裝。

市場需要更低成本的封裝形式

據TechSearch預測,到2019年,FO-WLP年出貨量可以達到18億個以上,相比2014年還不到3億個。

但如果趨勢持續的話,重構晶圓上的實際面積將成為最優化的更大的封裝集成和成本效益的限制因素,因為元器件數量仍然是有限的,甚至在類似晶圓的基板上(隨著封裝的增長)有所減少。

最終產品平均售價的降低帶來的進一步價格壓力迫使OSATS提供商開發出更低成本的封裝品種,並轉向超過目前晶圓尺寸的大面積封裝。

「這是晶圓代工廠、後端裝配和PCB細分市場合併的切合點。

」Vardaman表示。

藉助引用的幾個高達610×457mm2的面板尺寸FO-WLP研發例子,Vardaman判斷,基於面板尺寸的工藝具有光明的前景,儘管它也會帶來許多技術方面的挑戰。

這些挑戰包括大面板操作(新的基礎設施將裸片從晶圓級工藝機器轉移到更大的具有面板處理能力的設備)、大面板上裸片的布放精度、面板翹曲和新的擴散工藝等等,以達到足夠的模塑均勻性和平坦性。

Fraunhofer IZM公司提出的一些解決方案圍繞著所謂的壓縮模塑展開,使用模具第一方法或再分配層第一方法。

原理上看起來相當簡單。

一滴封裝化合物被潑到重構晶圓上,然後用面板模具在真空和一定溫度條件下進行壓縮,直到填滿裸片之間的所有空隙。

圖3:Fraunhofer IZM的模塑工藝,依賴於Apic Yamada的LPM-600人工(半自動)模塑系統(適合面積達670×620mm?的面板)。

Fraunhofer IZM公司負責裝配和封裝的副經理Tanja Braun介紹了液體、顆粒和薄片層壓模塑化合物的比較結果。

雖然像粘合劑一樣的液體化合物可能要求複雜的擴散圖案來優化流動性能,但顆粒型材料展示了最有前景的結果,因為它在壓縮過程中的熔化之前,它可以幾乎均勻地分布在整個腔體內。

而且它是最經濟的,對大面積來說沒有擴散限制(也比粘合劑擴散得更快)。

在均勻擴散過程中,被調查的顆粒材料不會受到液體化合物產生的流動標誌和編織線的影響(與被調查的眾多擴散圖案無關)。

於是實驗室繼續在610×457mm2面板上用450μm的模具厚度模塑250μm的薄裸片,得出的結論是:雖然FO-PLP是可行的,但從WL到PL沒有簡單的升級途徑,新材料在被批量採納之前必須與新工藝聯合起來開發。

不過研究工作很快能得到回報,因為轉向大型FO-PLP可能會使封裝成本降低約20%至30%,該研究人員指出。

圖4:在610×457mm2面板上的Fraunhofer IZM公司FO-PLP結果。

業界對FO-PLP路線發展反應不一

Rudolph Technologies公司的蝕刻系統部應用經理Roger McCleary對FO-PLP路線圖比較樂觀,並暗示他的公司最早將於2016年開始支持大面板的預生產,並在2017年之前在再分配層蝕刻、處理超過5mm翹曲所必要的方法和補償措施方面作好完整生產設備的準備。

「在半導體後端行業中還看不清長期前景,但我們認為扇出型封裝將顯著增長。

」他表示,並補充道,隨著封裝的變大,他們將減少傳統晶圓上的元器件數量,並推動製造商轉向更大的基板,以便實現更低的封裝成本。

McCleary期待公司的第三代Jet-Step蝕刻設備能夠處理面積達650×550mm (5倍於300mm晶圓面積)的面板,並使產能與Stepper設備上的300mm晶圓處理相比有2倍的增長。

他引用了一個估計的吞吐量——每小時107,113個裸片,相比目前每小時只有42,504個裸片。

SPTS公司PVD生產管理經理Chris Jones對FO-PLP則沒有那麼樂觀。

「高帶寬封裝中的2.5D和3D裸片集成正在進行中,但何時能夠有更廣闊的市場?」他問,「關鍵在於成本,那麼FO-WLP可以填補這個空隙嗎?」

Jones透露為了處理200、300和330mm晶圓而在公司的Sigma fxP PVD系統上做的一些修改,但他熱心地指出了面板級封裝的解析度和翹曲問題。

最後一位演講者是SUSS MicroTec公司產品管理雷射工藝處理總監Kevin Yang,他介紹了使用紫外線蝕刻和準分子雷射燒蝕的大尺寸刻制解決方案。

他承認,雖然所有平台可能共存,但450mm晶圓的採納非常緩慢,這可能使得基於面板的封裝變成發展更加快速的替代技術,以便降低封裝成本。

儘管如此,他還是提出了面板標準和基礎設施方面的一些問題,什麼尺寸、什麼材料、什麼工藝和設備?

然後他詳細介紹了使用該公司的ELP600實現的規格和滿意結果。

ELP600是一個房間大小的準分子燒蝕系統,能夠處理大到600mm×600mm的基板。

圖5:一種可能的FO-WLP路線圖。

Source:Yole Développement

本文為《電子工程專輯》原創,版權所有,謝絕轉載

1•2•3


請為這篇文章評分?


相關文章 

MEMS產業出路在哪裡?優化成本、提高良率

新的封裝選擇可以幫助提高利潤,但是測試和熱管理仍是問題。MEMS器件在設計端總能令人驚嘆,而在測試和製造端,則激起完全不同的反應。歸根結底,MEMS技術是機械和電子工程的交叉學科,是兩個微觀世界...

摩爾定律達極限 高階封測技術挑大樑

半導體業晶圓製程即將達到瓶頸,也就代表摩爾定律可能將失效。未來晶圓廠勢必向下整合到封測廠,在晶圓製程無法繼續微縮下,封測業將暫時以系統級封裝等技術將晶片做有效整合,提高晶片製造利潤,挑起超越摩爾...

安靠:封裝技術創新前沿的守護者

微訪談:安靠全球副總裁Ron Huemoeller和投資關係副總裁Christopher A. Chaney據麥姆斯諮詢報導,隨著摩爾定律時代的步伐減緩,先進封裝已經成為未來半導體創新之源。半導...

iPhone 7的A10處理器最新消息

iPhone 7的A10處理器將直接採用FOWLP(扇出型晶圓級封裝)技術,16nm工藝,幾乎肯定全部由台積電代工,FOWLP無須使用印刷電路板,直接封裝在晶圓上,所以最直接的好處是薄,散熱好,...

扇出型封裝為何這麼火?

——麥姆斯諮詢詳解扇出型封裝技術2017年依然炙手可熱的扇出型封裝行業新年伊始,兩起先進封裝行業的併購已經曝光:維易科(Veeco)簽訂了8.15億美元收購優特(Ultratech)的協議,安靠...

扇出型封裝技術和市場趨勢-2017版

扇出型(Fan-Out)封裝市場的增長趨勢已然確立,誰能挑戰TSMC(台積電)的市場份額?面板型技術對其有何影響?扇出型封裝證明了自己的成功,但也帶來了一個相對複雜的市場扇出型封裝產業還面臨著許...

晶片的未來:繼續縮小OR改變封裝?

來源:本文由半導體行業觀察翻譯自 semiengineering ,謝謝。隨著流程趨於完整,工具不斷精進和在市場上獲得認可,先進封裝正在成為主流。隨著在單個die上集成各式各樣的功能模塊(部件)...

超短脈衝雷射技術在半導體晶圓中的應用

隨著雷射技術的不斷發展以及雷射技術深入半導體行業,雷射已經在半導體領域多道工序取得成功應用。廣為熟知的雷射打標,使得精細的半導體晶片標識不 再是個難題。雷射切割半導體晶圓,一改傳統接觸式刀輪切割...

感知「利」器|利用TSV技術的微波多晶片封裝

工欲善其事,必先利其器。在全球化的今天,專利已不僅僅是創新的一種保護手段,它已成為商業戰場中的利器。麥姆斯諮詢傾情打造MEMS、傳感器以及物聯網領域的專利運營平台,整合全產業鏈智慧財產權資源,積...