MEMS封裝新趨勢概覽

在整個MEMS生態系統中，MEMS封裝發展迅速，晶圓級和3D集成越來越重要。

這篇文章中，我們分析了MEMS集成和封裝的現狀和未來發展趨勢。

主要的趨勢是為低溫晶圓鍵合等單晶片集成開發出與CMOS兼容的MEMS製造工藝。

另一個新趨勢是裸片疊層應用於低成本無鉛半導體封裝，這種技術可為量產帶來更低的成本和更小的引腳封裝。

此外，3D集成使LCR passives成為可能。

LCR passives嵌入封裝中使外部passives最小化並且為小引腳應用、晶圓鍵合、垂直內封裝連接層和中介層提供便利。

但是，MEMS器件的CMOS和3D集成給建模、測試和可靠性帶來挑戰。

矽中介層和封裝集成

在一個疊層裸片或2.5D/3D封裝中矽中介層用來垂直連接兩個晶片。

在微控制器和FPGA中，通常採用高引腳數量和高密度連接。

這項技術以垂直矽通孔（TSV）形式類似地被MEMS採用。

金屬基矽中介層通過DRIE刻蝕幾十到幾百微米的垂直溝槽，然後金屬化以製造垂直金屬導體。

金屬和矽的熱膨脹係數錯配會導致很大的機械應力，應力會導致晶圓彎曲、翹曲，變脆而難於加工。

摻雜多晶矽是金屬TSV的替代技術，特別是應用於深度可達幾百微米的高深寬比MEMS TSV中。

中介層面對的其它挑戰包括高器件密度下的熱傳遞，高能耗應用，缺少3D集成模擬建模的EDA仿真工具，組裝工藝可靠性以及如何獲得失效分析的信號等。

晶圓級封裝

MEMS晶圓級封裝的最終目的是沒有封裝。

術語「無封裝（或者，矽封裝）」是指器件在晶圓加工的過程中完成封裝，而不必在晶圓切片後再進一步組裝。

這樣做主要的優勢是最小化器件尺寸，並且避免了高成本的傳統半導體組裝。

這種封裝，器件裝有金屬襯墊以便後續測試和應用。

利用晶圓級封裝和其它微米技術，器件中可以包括帶有模擬接口電路的特定功能IC（ASIC），並結合一個或多個MEMS傳感器形成一個完整的傳感器SOC。

ASIC和MEMS可在同一晶圓或分開的晶圓上製造，然後鍵合在一起形成矽封裝。

晶圓鍵合形成了密封保護，並在ASIC和MEMS之間形成電連接。

這種形式中，ASIC晶圓可以包括TSV，以使電信號傳輸到疊層的底部。

金屬墊因此被置於疊層的底部，做為電探測以及測試和表面封裝的媒介。

晶圓鍵合必須是一個高產工藝，以保證一致的鍵合質量和每一個獨立傳感器的密封。

甚至最小的裂縫也會改變MEMS的內部環境，這會導致傳感器信號的漂移。

這些裂縫很難檢測，要想發現裂縫就需要破壞性實驗。

所以，必須使用樣品測試和持續性的工藝檢測統計來保證鍵和質量。

在背面，帶有襯墊的微小封裝需要高密度測試針，甚至需要在自動生產測試中使用MEMS探針。

最終，器件尺寸和矽的脆性導致無法應用傳統半導體處理方法，例如重力送-吸-放式分類機。

功能的權衡

MEMS產業在過去幾年始終朝向一個器件包括10個自由度（DOF）的方向發展，實現完全的個人導航器件。

10 DOF器件包括3軸加速度計、3軸陀螺儀、3軸磁力計和1軸氣壓傳感器。

雖然把這些功能在一個小引腳封裝中實現在技術上是可行的，但由於多種原因導致經濟上不可行。

在整合的成本和可製造性上要有權衡。

多功能的傳感器增加了組裝的複雜度，裸片疊層可以實現小引腳封裝和薄膜輔助注塑，從而為氣壓傳感創造一個通風孔。

一個或兩個裸片過度注塑非常常見並且節省成本，結合MEMS具體工藝的多裸片層疊，比如為了機械振動隔離而做的膠分布，會極大地增加封裝成本，在開發階段和單件成本方面都是如此。

一個工藝在小量產時可行，在大規模量產時卻可能會很有挑戰性，因為產量這時可能會達到幾千萬乃至幾億，而組裝成功率要求達到90%。

在過去的時間裡，MEMS產品公司看上去已經改變了他們的戰略，去集成類似的和互補的功能，而把其它的功能從封裝中分開。

從應用的角度來看，這很有意義。

例如，運動傳感器應該置於手持電子器件的中心位置，而磁力計最好和其它元件分開以降低在測量地球磁場時受到的影響。

對於生產測試，運動傳感器可在同一個測試儀中測試線加速度和角加速度，但壓力傳感器需要完全不同的測試設備。

到目前為止，多種傳感功能在一個封裝中整合還是一個複雜問題，許多公司都在努力尋找方法以保持在消費電子和其它應用中的發展潮頭地位。

如果您希望學習更多MEMS封裝和測試知識，請報名參加由麥姆斯諮詢主辦的『《MEMS封裝和測試培訓課程》2017年第二期』

時間：2017年6月30日，地點：無錫。

報名請郵件至：GuoLei#MEMSConsulting.com（#換成@）