半導體新製程節點定位命名誰說的算數?

文章推薦指數: 80 %
投票人數:10人

半導體製程節點名稱出現前所未有的「增生」情況,產業界需要一種優良的公用性能基準,才能對不同業者的半導體製程技術進行比較。

這段時間以來,晶圓代工業者紛紛將他們自己的最新製程節點以自己想要的市場定位來命名,並非依據任何透明化的性能基準,而現在該是時候阻止這種「欺騙」行為。

英特爾(Intel)最近提出了一種簡單、但在某種程度上有點「自私自利」的電晶體密度量測標準,其他晶圓代工競爭對手則以「震耳欲聾的沉默」回應;筆者猜測,這是因為英特爾的電晶體密度確實具備領先水準,而這是其他競爭者不願意承認的。

最近英特爾決定公開10納米製程包括鰭片(fin)間距、高度與最小金屬/邏輯閘間距等量測數據;雖然該節點還未開始量產,但這個行為值得稱讚。

上述量測數據是所有的晶圓代工廠在首度發表一個新製程節點時,應該要提供的基本細節。

不過,從這類量測數據與電晶體密度衍生出的資訊無法窺得製程性能之全貌──如果無法讓電晶體支援明顯更高的速度或更低的功耗,無論它們密度有多高都沒用。

時間倒回2009年,當時ARM的技術長Mike Muller創造了「暗矽(dark silicon)」這個新名詞,表示根據他的觀察,工程師們正往裸晶上納入更多電晶體,但缺乏能讓眾多電晶體開啟的電源預算(power budget)。

英特爾的電晶體密度量測還有進步的空間,因為缺乏相關聯的性能/功率方程式,還是無法讓人縱覽全局;在過去幾年,產業界已經採納了用PPA指標──性能(performance)、功耗(power)與面積(area)──來量測半導體製程節點。

對此產業顧問機構International Business Strategies (IBS)建議,以「有效邏輯閘(effective gates)」做為量測基準;該機構執行長Handel Jones解釋,有效邏輯閘就是計算可用的邏輯閘數(英特爾的量測包含此項),還有邏輯閘利用率與良率。

但他也指出,雖然可用邏輯閘數對量測製程性能有幫助,仍只能顯現「冰山的一角」,其中的困難在於:「廠商對於良率資訊非常保密,除非是單閘成本(cost per gate);但良率是非常關鍵的量測指標,會受到缺陷率(D0)以及參數性/系統性(parametric/ systemic)良率影響。

」還關係到客戶會花多長的時間拿到晶片。

針對英特爾提出的製程量測基準,有幾位讀者提供了他們的看法;有一位讀者呼籲以奈秒(nanoseconds)/mm2為單位的RC時間延遲做為基準:「如果我們使用每單位長度的電容與電阻。

」另一位讀者則認為,英特爾的量測基準並不實用,因為並沒有包括標準單元軌(standard cell tracks)資訊。

還有讀者表示,真正的量測應該是製程加上程式庫共同運作的表現,以及各種設計類型的性能標準:「我會想知道在實際的合成設計,像是大型ARM核心或x86核心SoC,在相同的時脈速率下,英特爾的程式庫/製程,與ARM/台積電(TSMC)程式庫/製程的比較。

有多位讀者都同意,最終每個節點的性能表現,還是得在以該製程生產的晶片銷售到市場上之後才能被實際檢驗;他們也觀察到台積電與三星(Samsung)今年準備量產他們稱為7納米的製程,而英特爾則是量產該公司稱為10納米的製程。

資深市場分析師Linley Gwennap表示,英特爾的電晶體密度量測應該要與SRAM單元尺寸綜合,才能顯示完整的SoC尺寸全貌,特別是包含大量記憶體的處理器;他也呼籲晶圓代工業者應該提供有關他們製程節點的更多資料。

IBS建議晶片設計業者在選擇製程時考量此表格中的量測基準(來源:IBS)

越來越多的製程選項讓晶片業者霧煞煞

目前半導體產業界對晶圓代工製程性能量測基準的迫切需求是前所未見;像是在3月,台積電就發表了三種新製程:22納米、12納米以及7+納米,此外該公司還有多種現有的16納米節點與10納米節點製程技術選項準備在今年量產。

身為晶圓代工產業龍頭的台積電想要以多種選項通吃市場,但有時只能硬擠出個位數字的性能提升。

在此同時,另一家晶圓代工業者Globalfoundries的22納米FD-SOI製程受到各家媒體熱烈報導,甚至刺激英特爾從最尖端製程節點往後退了幾步、發表低功耗22納米FinFET製程。

晶圓代工大廠們約會在2020年開始採用極紫外光(EUV)微影技術,而來自不同廠商的首批EUV製程可能會有很大差異,端看他們如何採用這種關鍵新工具。

因此,無晶圓廠晶片設計業者,需要一種透明化方法來比較各種製程選項的優缺點。

然而,活躍於這個領域的產業組織,如GSA、SEMI與IEEE等,似乎並沒有在這方面做任何努力;其中代表無晶圓廠晶片業者的GSA特別應該要率先挺身而出,但針對此一議題,筆者嘗試聯絡幾位GSA代表,到目前為止都還沒有收到回應。

可以理解這是一個高度競爭的產業,因此充斥著各種商業機密;到目前為止,高通(Qualcomm)婉拒了筆者想了解該公司如何比較製程技術的採訪,Nvdia與聯發科(MediaTek)也沒有回應我的採訪邀約。

這並不令人驚訝,他們可以藉由「明智地」選擇製程技術,取得不想放棄的戰略優勢;在很多案例中,商業標準與技術標準的重要性可能是差不多的。

當蘋果(Apple)選擇台積電做為應用處理器代工夥伴,三星一年損失的訂單金額高達數千萬美元;但有趣的是,幾乎在同一時間,高通開始委託三星以14納米與10納米製程,生產其多款Snapdragon處理器,而且三星成為第一家採用10納米Snapdragon 835晶片的手機業者(在Galaxy S8智慧型手機)。

半導體製造會牽涉到高科技領域中最複雜的技術-商業決策,影響範圍涵蓋廣泛的系統、軟體與全球各地的服務市場。

但這個產業需要一些公用的性能量測基準,以理解不斷增生的製程技術選項;晶圓代工業者需要負起責任,提供相關量測指標數據。

英特爾對10納米製程細節與電晶體密度數據的公布是一個開始,其他晶圓代工大廠應該要跟進,並繼續邁出大步,提供製程相關性能與功耗等量測基準;但筆者並不預期廠商們會這麼做,除非他們確實面臨到壓力。

而現在該是像GSA等組織或任何其他人站出來發聲,打破沉默的時候了! (來源:eettaiwan)


請為這篇文章評分?


相關文章 

英特爾、三星等IDM大廠積極經營晶圓代工市場

三星電子和英特爾將大幅拓展晶圓代工事業領域。過去掌握晶圓代工市場的台積電、格羅方德等單純晶圓代工業者,和三星、英特爾等綜合半導體企業(IDM)憑藉各自的優勢,形成競爭版圖。據韓國朝鮮日報報導,三...

台積電三星10nm量產卡關:良率不夠

集微網消息,據台灣媒體報導,台積電、三星電子10納米製程量產進入倒數計時階段,然近期卻陸續傳出量產卡關消息,半導體業者透露,台積電為蘋果(Apple)生產新一代iPad處理器A10X,出現良率...

英特爾10nm工藝發布,正面PK友商

上月,國際半導體巨擘英特爾在北京舉行了其近十年來在華的首次製造工藝的技術介紹。此次會議英特爾眾多高管悉數出席。會上英特爾首次公布了自家最新的10nm工藝技術細節,並深度解析摩爾定律,並揭示目前關...

先進位程競賽Intel三星台積電誰領先?

究竟誰握有最佳的半導體製程技術?業界分析師們的看法莫衷一是。但有鑒於主題本身的複雜度以及晶片製造商本身傳遞的訊息不明確,就不難瞭解為什麼分析師的看法如此分歧了。市 場研究機構Linley Gro...

邱慈雲暢談中芯國際差異化發展策略

在經過了好長一段時間後,中國晶圓代工業者中芯國際終於有一些好消息可以透露;該公司希望產業界能擺脫對中芯過往的負面印象:包括沉重的虧損、與台灣同業的訴訟糾紛,以及公司內部管理高層的多次異動等等。如...

全球前十大半導體晶圓代工營收一覽表

國際研究暨顧問機構Gartner近日公布最終統計結果顯示,2015年全球半導體代工市場僅成長4.4%,為488億美元,結束了連續三年的兩位數成長趨勢;此外該機構並預測2016年全球半導體營收將達...