談談蘋果晶片所用的SIP封裝技術

蘋果在昨天的發布會上提到了其晶片使用了SIP封裝，但你了解嗎？

SIP是System in Package (系統級封裝、系統構裝)的簡稱，這是基於SoC所發展出來的種封裝技術，根據Amkor對SiP定義為「在一IC包裝體中，包含多個晶片或一晶片，加上被動元件、電容、電阻、連接器、天線…等任一元件以上之封裝，即視為SiP」，也就是說在一個封裝內不僅可以組裝多個晶片，還可以將包含上述不同類型的器件和電路晶片疊在一起，構建成更為複雜的、完整的系統。

SiP包括了多晶片模組(Multi-chip Module；MCM)技術、多晶片封裝(Multi-chip Package；MCP)技術、晶片堆疊(Stack Die)、PoP (Package on Package)、PiP (Package in Package) ，以及將主/被動元件內埋於基板(Embedded Substrate)等技術。

以結構外觀來說，MCM屬於二維的2D構裝，而MCP、Stack Die、PoP、PiP等則屬於立體的3D構裝；由於3D更能符合小型化、高效能等需求，因而在近年來備受業界青睞。

SiP封裝中互連技術(Interconnection) 多以打線接合(Wire Bonding) 為主，少部分還採用覆晶技術(Flip Chip)，或是Flip Chip 搭配Wire Bonding 作為與Substrate (IC載板) 間的互連。

但以Stack Die (堆疊晶片) 為例，上層的晶片仍需藉由Wire Bonding來連接，當堆疊的晶片數增加，越上層的晶片所需的Wire Bonding長度則將越長，也因此影響了整個系統的效能；而為了保留打線空間的考量，晶片與晶片間則需適度的插入Interposer，造成封裝厚度的增加。

隨著SoC製程技術從微米(Micrometer)邁進納米的快速演進，單一晶片內所能容納的電晶體數目將愈來愈多，同時提升SoC的整合能力，並滿足系統產品對低功耗、低成本及高效能之要求。

但是當半導體製程進入納米世代後，SoC所面臨的各種問題，也愈來愈難以解決，如製程微縮的技術瓶頸及成本愈來愈大、SoC晶片開發的成本與時間快速攀升、異質(Heterogeneous )整合困難度快速提高、產品生命周期變短，及時上市的壓力變大，使SiP技術有發展的機會。

SiP技術具整合彈性可大幅縮減電路載板面積

系統封裝(SiP)技術在現有集成電路工程並非高困難度的製程，因為各種功能晶片利用集成電路封裝技術整合，除考量封裝體的散熱處理外，功能晶片組構可以將原本離散的功能設計或元件，整合在單一晶片，不僅可以避免設計方案被抄襲複製，也能透過多功能晶片整合的優勢讓最終產品更具市場競爭力，尤其在產品的體積、功耗與成本上都能因為SiP技術而獲得改善。

SiP元器件若設計規畫得當，已可相當於一系統載板的相關功能晶片、電路的總和，而依據不同的功能晶片進行系統封裝，可以采簡單的Side by Side晶片布局，也可利用相對更複雜的多晶片模組MCM(Multi-chip Module)技術、多晶片封裝MCP(Multi-chip Package)技術、晶片堆疊(Stack Die)、PoP(Package on Package)、PiP(Package in Package)等不同難度與製作方式進行系統組構。

也就是說，在單一個封裝體內不只可運用多個晶片進行系統功能建構，甚至還可將包含前述不同類型器件、被動元件、電路晶片、功能模組封裝進行堆疊，透過內部連線或是更複雜的3D IC技術整合，構建成更為複雜的、完整的SiP系統功能。

而在SiP整合封裝中，關鍵的技術就在於SiP封裝體中的晶片或功能模組的晶片內互連技術(Interconnection)，在一般簡單形式或是對晶片體積要求不高的方案中，運用打線接合(Wire Bonding)即可滿足多數需求，而打線接合形式晶片多用Side by Side並列布局為主，當功能晶片數量多時，晶片的占位面積就會增加，而若要達到SiP封裝體再積極微縮設計，就可改用技術層次更高的覆晶技術(Flip Chip)或是Flip Chip再搭配打線接合與IC載板(Substrate)之間進行互連。

基本上堆疊晶片(Stack Die)的作法在上層的晶片或模塊仍然需要透過打線接合進行連接，但若碰到SiP的整合晶片、功能模塊數量較多時，即堆疊的晶片、功能模組數量增加，這會導致越是設於SiP結構上層的晶片、模塊所需要的打線連接電子線路長度將因此增長，傳輸線路拉長對於高時脈運作的功能模塊會產生線路雜訊或是影響了整體系統效能；至於SiP在結構上為了預留Wire Bonding的打線空間，對晶片與晶片或是功能模塊與功能模塊間插入的Interposer處理，也會因為這些必要程序導致SiP最終封裝成品的厚度增加。

隨著IC集成電路製造、封裝技術不斷演進，晶片或功能模塊的裸晶本身製程，已從微米製程升級至納米等級，這代表單一個功能晶片或功能模塊可以越做越小，也代表SiP的功能可因而得到倍數的成長，甚至還能遊刃有餘地維持相同的封裝體尺寸。

也是拜半導體科技進步之賜，單一晶片功能在效能、體積、功耗表現的持續優化，也同時提升了晶片的SoC(System on Chip)整合能力。

但SoC在面對微縮、異質核心(Heterogeneous)整合、產品快速更迭版本／功能等要求越來越高下，也讓製程相對單純、更利於多晶片整合的SiP製程技術抬頭，讓SiP在更多發展場域有其發展優勢與條件。

SiP功能優勢多成為輕薄電子產品設計重要方案再來檢視SiP的技術優勢。

首先SiP可利用封裝技術讓整合設計更具效率，也就是說SiP可在單一封裝體內裝多組功能晶片，例如單一SiP若整合兩組功能晶片，使用堆疊設計可以在相同晶片占位面積設置雙晶片功能，若是三個功能晶片構裝，則可以在單一晶片略大的體積設置多晶片功能。

SiP另一大優勢在於構裝晶片的設計驗證會比同樣多功能晶片整合的SoC設計方案更簡單許多，因為SiP為利用已有的功能晶片、矽智財IP或是功能模塊晶片進行構裝，基本上這些功能獨立的晶片皆已可透過既有的驗證流程確認功能完整性，而在SiP製程中僅針對晶片與晶片、功能模塊與功能模塊的內部連線在封裝後是否正常無誤進行驗證，大幅減少設計流程與驗證成本。

而SoC卻需要透過版圖布局／布線，不僅在設計流程與負荷相對複雜，在後期的晶片驗證調校成本也相對較高，兩者相較SiP在爭取產品上市時間有絕對優勢。

同時，SiP的優點還有可以結合不同功能晶片、功能模塊，在面對異質晶片構裝方面可以極具彈性，在封裝體內還可設置被動元件，甚至集成天線模塊進封裝體，晶片的封裝成果可以自成一套電子系統，實現嵌入式無源元件的設計方案組合。

另外SiP也可大幅減低系統開發成本，因為相關的電子迴路都可以透過封裝體內的線路與元件布局進行整合，如此一來不僅節省了SiP終端元器件本身的占位空間，也能把部分電路載板的關鍵線路、零組件併入SiP封裝體中，極度簡化PCB電路板的複雜度與面積，成本與驗證程序可獲得大幅優化。

高度集成電路封裝整合提升產品抗機械、抗化學腐蝕能力 SiP也具備極好的抗機械、抗化學腐蝕能力，因為相關電路都以封裝體整個包覆起來，可增加電路載板的抗機械應力、抗化學腐蝕能力，同時提高了電子系統的可靠性。

而與傳統集成電路晶片或封裝元器件不同的是，SiP不只是可處理數位系統電子的通用運算，像是DSP(Digital signal processing)數位信號處理系統、感測器、微機電MEMS(Micro Electro Mechanical Systems)甚至是光通訊應用領域，都可以透過關鍵模組元件整合，以極小晶片的SiP封裝元器件實踐以往需要大片電路功能載板處理的功能設計。

由於SiP可使用的晶片內布局、內部連線技術方案的差異，可讓SiP實現如單一封裝體透過多晶片互連、倒裝、IC晶片直接晶片互連等設計方案完成SiP元器件設計，這可以讓SiP在多晶片整合後對外的電氣連接介面大幅縮減，不僅可有效減少封裝體尺寸與引腳數量，也可縮短功能IC間的連接線路長度，讓電氣性能表現大幅提升，而SiP透過晶片內部互連可以提供更高品質的電氣連接效果、低功耗、低噪訊的連接品質，尤其在高外部頻率的工作環境中，SiP的運行效能可以達到接近SoC元器件的運行效果。

SiP元器件也並非全無缺點，SiP在運行速度、介面頻寬、功耗表現多數仍較SoC元器件來得遜色，因為SoC為功能極度優化的設計，已對運行效能、介面頻寬、元器件功耗表現進行最佳化調教，而SiP為利用矽智財IP、功能IC或部分功能模塊進行封裝體內的內部連結整合，較SoC多了許多電晶體數量差距，導致功耗表現無法直接與SoC產品相抗衡。

此外，內部打線連接若是采TSV(Through-Silicon Via)連接，因為接線未能如SoC達到極度優化，金屬線材連接會因阻抗導致傳輸延遲，加上各功能晶片也有其獨立電源供應，也會導致功耗優化的程度提升受限。

產業鏈結構完整台廠發展SiP最大優勢

2007年第一代iPhone推出後，逐漸開啟行動裝置產品的普及。

隨著輕薄短小、多功能、低功耗等產品趨勢形成，SiP技術漸成封裝技術發展的目標；2015年，體積更小的Apple Watch等穿戴式產品開始興起，亦亟需使用SiP技術協助。

而在物聯網時代即將來臨之際，對多功能整合、低功耗與微型化等需求更將逐步增加，SiP技術將能提供較為理想的解決方案。

因此，不但國內外現有封測大廠極力發展SiP技術，相關基板廠、EMS廠乃至於上游晶圓代工廠，皆有廠商跨入以搶食商機。

由於SiP須不同專業領域互相配合，包括IC基板、封裝技術、模組設計與系統整合能力等，這對相關台灣業者來說，是很好的發展機會。

因為，台灣在半導體電子產業鏈結構完整，廠商分布廣泛，具有發展SiP技術的先天條件。

就以半導體產業結構來分析，分布領域廣泛且完整，使台灣半導體業者具有上中下游合作的基礎條件。

尤其對封測業者來說，以技術為主的封裝廠可與IC設計廠緊密合作，以領先的封裝技術來滿足IC設計業者對產品的各種設計需求；也可與記憶體廠乃至晶圓代工廠技術合作，發展SiP異質整合。

而對於專注在測試為主的後段測試廠而言，SiP對晶片功能檢測與多晶片測試的需求增加，也將帶給部分專業測試廠切入機會，專業測試廠可積極爭取與封裝廠或晶圓代工廠垂直分工，以分食SiP所帶來的龐大商機。

不僅如此，台灣在IC基板廠商近年來開始走向類半導體領域，發展SiP所需的積體電路內埋基板，提供相關材料。

而在模組設計與系統整合方面，更是有鴻海等EMS大廠可進行相關支援。

因此，在整體產業鏈結構完整的優勢下，台灣廠商具有發展SiP技術的先天條件。

目前在高階封裝技術仍保有領先地位的台廠，若能再強化廠商間合作與善用優勢，則台灣廠商在SiP領域將可維持技術領先並擁有更多發展商機。

IC基板廠投入SiP領域

由於封測廠商積極發展SiP技術，因此吸引部分IC基板廠商開始聚焦SiP所帶來的潛在商機。

IC基板埋入主被動元件而成為SiP基板，在更薄的載板空間內埋入IC，亦逐漸成為發展趨勢。

未來，在行動裝置、穿戴式與物聯網等應用下，SiP基板預料將為IC基板廠商帶來另一波成長動能。

在國外廠商部分，除日商TDK發展積體電路內埋式基板，並與日月光結盟，共同朝SiP領域邁進之外；另一家日系大廠Ibiden、韓廠Semco以及奧地利廠商AT&S等，也都積極投入發展SiP所需的IC基板。

國內其他IC基板大廠也陸續展開布局，其中南電發展的系統級封裝產品已導入量產，主要應用於手機和網通產品，並積極開發中國大陸IC設計與封測客戶。

另一間IC基板大廠景碩的SiP產品所占營收比重在2015年已經超過一成，包括應用於功率放大器、NAND Flash與網通等產品，並與國內封測大廠建立供應鏈關係，同時也是美系客戶供應商。

而欣興電子也積極開發新原料與新製程，以作為系統級封裝基板的技術基礎。

SiP技術不但是諸多封測廠發展的目標，也吸引部分EMS廠商與IC基板廠商投入。

近年來，部分晶圓代工廠也在客戶一次購足的服務需求下（Turnkey Service），開始擴展業務至下游封測端，以發展SiP等先進封裝技術來打造一條龍服務模式，滿足上游IC設計廠或系統廠。

然而，晶圓代工廠發展SiP等先進封裝技術，與現有封測廠商間將形成微妙的競合關係。

首先，晶圓代工廠基於晶圓製程優勢，擁有發展晶圓級封裝技術的基本條件，跨入門檻並不甚高。

因此，晶圓代工廠可依產品應用趨勢與上遊客戶需求，在完成晶圓代工相關製程後，持續朝晶圓級封裝等後段領域邁進，以完成客戶整體需求目標。

這對現有封測廠商來說，可能形成一定程度的競爭。

由於封測廠幾乎難以向上游跨足晶圓代工領域，而晶圓代工廠卻能基於製程技術優勢跨足下游封測代工，尤其是在高階SiP領域方面；因此，晶圓代工廠跨入SiP封裝業務，將與封測廠從單純上下游合作關係，轉向微妙的競合關係。

以晶圓代工龍頭台積電量產在即的整合扇出型封裝（InFO）技術來說，2016年將可量產應用於行動裝置產品，再搭配前端晶圓代工先進位程，打造出一條龍的服務。

InFO架構是以邏輯晶片與記憶體晶片進行整合，亦屬於SiP範疇，與過去TSV 2.5D IC技術層級的CoWoS技術相比，其亮點是無需矽中介層，因此成本更低，更輕薄且散熱程度更好。

目前台積電跨入SiP業務多為因應客戶需求，是否對於封測廠形成搶單效應，值得後續關注。

不過，封測廠面臨晶圓代工廠可能帶來的競爭，並非完全處於劣勢而毫無機會。

封測廠一方面可朝差異化發展以區隔市場，另一方面也可選擇與晶圓代工廠進行技術合作，或是以技術授權等方式，搭配封測廠龐大的產能基礎進行接單量產，共同擴大市場。

此外，晶圓代工廠所發展的高階異質封裝，其部份製程步驟仍須專業封測廠以現有技術協助完成，因此雙方仍有合作立基點。

龐大的市場規模

全球終端電子產品的發展不斷地朝向輕薄短小、多功能、低功耗等趨勢邁進，對於空間節省、功能提升，以及功耗降低的要求越來越高，SiP的成長潛力也越來越大。

2015年Apple Watch等穿戴式產品問世後，SiP技術擴及應用到穿戴式產品。

雖然，目前穿戴式產品的市場規模尚難與智慧型手機匹敵，但未來穿戴式產品預期仍將呈現成長，為SiP帶來成長動能。

此外，物聯網即將逐漸普及之際，在萬物聯網的趨勢下，必然會串聯組合各種行動裝置、穿戴裝置、智慧交通、智慧醫療，以及智慧家庭（圖2）等網路，多功能異質晶片整合預估將有龐大需求，低功耗也會是重要趨勢。

因此，SiP預料仍將扮演重要的封裝技術。

雖然，全球物聯網相關業者目前仍處於建立平台與制定規格階段，尚未呈現具體商機。

然而，若將來相關平台建立完成，相關規格與配套措施皆完備後，物聯網亦成為SiP動能成長來源。

整體來說，未來智慧型手機等行動裝置仍可呈現微幅成長趨勢，且內建功能將越趨豐富，對SiP需求將會有所提升；而穿戴裝置產品朝向微小化發展，將更仰賴SiP技術協助；加上未來物聯網時代，多功能異質整合與低功耗趨勢，將以SiP技術作為重要解決方案。

因此，SiP市場預期仍將持續成長。

2014年全球SiP產值約為48.43億美元，較2013年成長12.4%左右；2015年在智慧型手機仍持續成長，以及Apple Watch等穿戴式產品問世下，全球SiP產值估計達到55.33億美元，較2014年成長14.3%。

2016年，雖然智慧型手機可能逐步邁入成熟期階段，難有大幅成長的表現，但SiP在應用越趨普及的趨勢下，仍可呈現成長趨勢，因此，預估2016年全球SiP產值仍將可較2015年成長17.4%，來到64.94億美元。

全球主要封測大廠中，日月光早在2010年便購併電子代工服務廠（EMS）--環電，以本身封裝技術搭配環電在模組設計與系統整合實力，發展SiP技術。

使得日月光在SiP技術領域維持領先地位，並能夠陸續獲得手機大廠蘋果的訂單，如Wi-Fi、處理器、指紋辨識、壓力觸控、MEMS等模組，為日月光帶來後續成長動能。

此外，日月光也與DRAM製造大廠華亞科策略聯盟，共同發展SiP範疇的TSV 2.5D IC技術；由華亞科提供日月光矽中介層（Silicon Interposer）的矽晶圓生產製造，結合日月光在高階封測的製程能力，擴大日月光現有封裝產品線。

不僅如此，日月光也與日本基板廠商TDK合作，成立子公司日月暘，生產積體電路內埋式基板，可將更多的感測器與射頻元件等晶片整合在尺寸更小的基板上，讓SiP電源耗能降低，體積更小，以因應行動裝置、穿戴裝置與物聯網之需求。

全球第二大封測廠Amkor則是將韓國廠區作為發展SiP的主要基地。

除了2013年加碼投資韓國，興建先進廠房與全球研發中心之外；Amkor目前SiP技術主要應用於影像感測器與動作感測器等產品。

全球第三大暨台灣第二大封測廠矽品，則是布局IC整合型SiP，以扇出型疊層封裝（FO PoP）技術為主，其主要應用於智慧型手機，目前與兩岸部分手機晶片大廠合作中，2016年可望正式量產。

由於矽品在模組設計與系統整合方面較為欠缺，因此近期積極尋求與EMS大廠鴻海策略聯盟，以結合該公司在模組設計與系統整合能力，讓SiP技術領域發展更趨完整。

原本位居全球第四大封測廠的星科金朋也在韓國廠區積極開發SiP技術，但因整體營運狀況不如前三大廠，因此難以投入大額資本以擴充SiP規模。

不過，隨著大陸封測廠江蘇長電併購星科金朋而帶來資金，將能夠結合原本星科金朋的技術，預期在SiP領域有望成長。

擁有資金並進一步取得技術之後的江蘇長電，未來在SiP技術領域所帶來的競爭力，特別值得台廠留意。

摩爾精英

【關於轉載】：轉載僅限全文轉載並完整保留文章標題及內容，不得刪改、添加內容繞開原創保護，且文章開頭必須註明：轉自「半導體行業觀察icbank」微信公眾號。

謝謝合作！

【關於投稿】：歡迎半導體精英投稿，一經錄用將署名刊登，紅包重謝！來稿郵件請在標題標明「投稿」，並在稿件中註明姓名、電話、單位和職務。

歡迎添加我的個人微信號MooreRen001或發郵件到 [email protected]