好貨不怕晚 歡迎來到英特爾的10nm 3D世界
文章推薦指數: 80 %
一說到2D或者3D,總是讓人想到視覺領域中的效果,然而在半導體領域,3D技術帶來的革命更嘆為觀止,早些年的FinFET和3D NAND只是個開始。
從去年12月初英特爾公布新架構路線,到1月初CES 2019上拿出M.2 SSD大小的整台電腦,這樣的速度,你不得不更上!
到底是什麼決定著產品質的飛越,銷量徘徊不前的PC到底路在何方?英特爾在此次CES上給了大家答案和思考。
"早"在2011年年中,英特爾推出了向空間要性能的Tri-Gate 3D電晶體技術,成為LSI取代電子管之後,半導體製程革命的新標誌。
該技術就是今天已經廣為各大半導體廠商所採用的FinFET。
從2013年開始,多家主流的Flash廠商開始陸續推出3D NAND產品,最早推出該類產品的三星稱之為V-NAND。
與該技術普及相伴的是MLC向高堆疊TLC的技術演進,SSD進入尋常百姓家。
在這股浪潮中,英特爾/美光並不是十分積極,直到2015年才少量推出了使用相對獨特的浮柵技術的3D NAND產品。
真正的大招是他們同時宣布,2017年初正式推出成品的3D XPoint技術,英特爾稱之為Optane(傲騰),比單純的3D NAND只講求容量增加,更多了一重性能(速度、延遲、壽命)的大幅提升。
可以說,半導體業界近年來每次大的技術飛越,都與3D化——從平面向空間要增長密不可分。
而其中,英特爾的角色都是那麼的微妙和關鍵。
剛剛公布就接近產品化的3D封裝技術Foveros,將用多麼"了不起(Foveros希臘語含義)"的成就改變半導體產業呢?
製程製程,製程是什麼?無論是英特爾推演在的14nm、剛剛宣布2019年進入的,還是TSMC於去年下半年開始量產7nm,簡單的描述是線寬,是晶片組成的半導體里弄中的道路寬度。
路窄不是問題,關鍵是一方面要能保證車輛正常通行,另一方面還要防止路兩側房間不會隔路"相望"。
英特爾不斷的14nm製程優化過程,就是路不變窄的情況下,儘可能蓋上更多的房間、住下更多的電晶體。
同理,7nm的馬路雖窄,但若不能很好地隔離不同"房間"間的干擾,房間的實際面積或距離,並不能隨同製程改進而縮小,也就是電晶體密度沒有增加,一切都等於白搭。
雖然FinFET技術已經完全普及,但是由於大多數CPU或SoC內部結構複雜、同時具有電氣性能差異巨大的眾多功能模塊,FinFET技術只能實現單個電晶體,或者說柵極的空間布局,電晶體本身無法實現多層堆疊,即3D化。
在這種情況下,CPU和SoC只能基於單片晶圓生產,同等製程情況下,對應DIE的面積反映出電晶體的數量,間接地呈現晶片性能。
這也是摩爾定律已死的理論根源。
3D封裝技術,在這裡起到了革命性的作用,下面的故事有點像立體種植,把從面積要的產能改為向空間要。
立體種植電晶體,對不起,暫時還不能。
3D封裝說得很清楚,就是在空間中而不是平面化封裝多個晶片。
也許你會說,這有什麼新鮮的,晶片堆疊技術不是老早之前就被廣泛使用了麼,無論是DRAM還是NAND,都已廣泛採用堆疊技術,特別是NAND已經從128層甚至更多層邁進。
而智慧型手機所使用的SiP晶片,也是將SoC與DRAM堆疊在一起的。
DRAM/NAND堆疊相對簡單,由於各層半導體功能特性相同,無論是地址還是數據,信號可以縱穿功能完全相同的不同樓層,就像是巨大的公寓樓中從底到頂穿梭的電梯。
存儲具有Cell級別的高度相似性,同時運行頻率相對不高,較常採用這種結構。
SoC和DRAM晶片的堆疊,採用了內插器或嵌入式橋接器,晶片不僅功能有別,而且連接速度高,這樣的組合甚至可以完成整個系統功能,因此叫SiP(System in Package)更準確。
SiP封裝足夠小巧緊湊,但是其中功能模塊十分固定,難以根據用戶需要自由組合IP模塊,也就是配置彈性偏低。
在去年年初,英特爾推出Kaby Lake-G令人眼前一亮,片上集成AMD Vega GPU和HBM2顯存的Kaby Lake-G讓EMIB(嵌入式多晶片互連橋接)封裝技術進入人們眼帘,而該技術還只是2D封裝,也就是所有晶片在一個平面上鋪開。
現在,英特爾已準備好將3D封裝引入主流市場,也就是Foveros。
Foveros 3D封裝將多晶片封裝從單獨一個平面,變為立體式組合,從而大大提高集成密度,可以更靈活地組合不同晶片或者功能模塊。
多IP組合靈活(異構),並且占用面積小、功耗低,是Foveros最顯著的特點。
特別是結合上英特爾10nm製程,摩爾定律從電晶體密度(2D)到空間布局(3D)兩個維度得到延續。
Lakefield是英特爾在CES 2019上披露的全新客戶端平台的代號,該平台支持超小型主板,有利於 OEM 靈活設計,打造各種創新的外形設計。
該平台採用英特爾異構
3D封裝技術,並具備英特爾混合CPU架構功能。
藉助Foveros,英特爾可以靈活搭配3D堆疊獨立晶片組件和技術IP模塊,如I/O和內存。
混合CPU架構將之前分散獨立的CPU內核結合起來,支持各自在同一款10nm產品中相互協作:高性能Sunny Cove內核與4個Atom內核有機結合,可有效降低能耗。
英特爾宣布預計將於2019年下半年推出使用這種全新3D堆疊技術的產品。
這顆Foveros 3D封裝技術打造的硬幣大小的晶片,從下至上,依次是封裝基底(Package)、底層晶片(Bottom Chip)、中介層(Active Interposer,中介層上的上層晶片可以包括各種功能,如計算、圖形、內存、基帶等。
中介層上帶有大量特殊的TSV 3D矽穿孔,負責聯通上下的焊料凸起(Solder Bump),讓上層晶片和模塊與系統其他部分通信。
該晶片封裝尺寸為12mm×12mm、厚1mm,而內部3D堆疊封裝了多個模塊:基底是P1222 22FFL(22nm改進工藝)工藝的I/O晶片;之上是P1274 10nm製程計算晶片,內部整合了一個Sunny Cove高性能核心、4個Atom低功耗核心;PoP整合封裝的內存晶片。
據稱,整顆晶片的功耗最低只有2mW,最高不過7W,注意,這可是高性能的x86架構晶片,不是ARM的喲!
圍繞這顆晶片製成的電腦主板尺寸縮小到一塊M.2規格SSD大小,要知道此前Core m SoC平台主板的面積小1/2以上。
同時Sunny Cove 高性能核心將提供用於加速 AI 工作負載的全新集成功能、更多安全特性,並顯著提高並行性,以提升遊戲和媒體應用體驗,特別是其高級媒體編碼器和解碼器,可在有限功耗內創建4K視頻流和8K內容。
另外,從Ice Lake開始,英特爾承諾的直接集成Thunderbolt 3和支持Wi-Fi 6(802.11ax)等功能也將落地,全面增強連接性能。
此後,10nm技術將逐步拓展到桌面級產品領域、Foveros 3D封裝的Lakefield,而至強可擴展(Xeon Scalable)平台(Ice Lake-SP)則將在2020年進行升級。
隨著東京奧運會的臨近,英特爾的5G技術也在加緊部署。
其中代號為Snow Ridge的首款10nm 5G無線接入和邊緣計算的網絡系統晶片,將把英特爾的計算架構引入無線接入基站領域,從而充分讓其計算功能在網絡邊緣進行分發。
CES 2019上,英特爾展示了基於Snow Ridge平台的一款小型無線基站,整個設備的體積非常小巧,而這顆晶片示Snow Ridge也採用了Foveros
3D封裝工藝,交付時間為今年下半年。
新製程與新封裝,一直是英特爾稱霸半導體領域的基石。
2011年的22nm+Tri-Gate,2019年的10nm+Foveros,摩爾定律的世界依然寬廣。
等待了數年,英特爾新技術將再次改變世界,起點仍將是集各領域發展前沿於大乘的PC領域。
在可以預見的將來,AI加持的CPU仍將是核心計算單元,經過重新構建的CPU架構,無論是從Sunny
Cove開始的新一代酷睿微架構,還是Lakefield所展現的混合CPU架構,都極大地平衡了性能與功耗,將高性能、小型化與長續航推向新的高度。
在最新發布的一批9代酷睿處理器上,新的"F"後綴產品已經不再集成核顯,與Ice Lake走向市場前後腳,英特爾回歸獨顯市場的首款產品Arctic Sound也將上市,隨後的13代產品Jupiter Sound更是再推翻番的性能。
再加上本地連通的PCI-E
4.0、擴展連接的集成Thunderbolt 3,結合了5G和Wi-Fi 6的"永遠在線",存儲上的Optane Memory及Optane SSD,無所不能的PC在英特爾技術的打造下正在浮出水面,PC的世界依然相當精彩。
除了玩「大小核」之外,英特爾還有哪些10nm新品?
在昨日CES開展前的發布會上,英特爾推出了3D堆棧型小型主板,板載大小核設計的「混合X86架構」10nm SOC,這也是他們最新的第九代處理器,但最吸引人的莫過於 keynote 當中,為我們帶...
摩爾定律就快終結了麼?不慌,英特爾將使用這項技術來保持定律
摩爾定律在半導體行業可以說是大名鼎鼎了。所謂摩爾定律,是出自英特爾的聯合創始人戈登摩爾,簡述之,就是每過兩年,半導體集成電路的性能將翻一番。事實證明,該定律絕非譁眾取寵,從半導體行業發跡到今天...
英特爾推出顛覆性架構:3D堆疊晶片,10nm製程明年上市
選自 Wired作者:Brian Barrett機器之心編譯參與:李澤南、路雪、張倩在台積電、三星紛紛拿出 7nm 製程的時候,英特爾的 10nm 晶
六大工程創新!英特爾展示下代10nm"Sunny Cove"架構與3D封裝技術
集微網聖克拉拉報導 當地時間12月11日,在英特爾架構日上,英特爾高層管理人員、架構師和院士們展示了構建英特爾未來的眾多下一代技術,包括基於10nm的PC、數據中心和網絡系統,並系統介紹了英特爾...
聯電/格芯相繼放棄7nm,後摩爾時代如何超越摩爾?
8月28日消息,全球第二大晶圓代工廠格芯(GLOBALFOUNDRIES)官方在今天凌晨正式宣布:為支持公司戰略調整,格芯將擱置7納米FinFET項目,並調整相應研發團隊來支持強化的產品組合方案...
10微米到10納米,晶片工藝的極限在哪裡?
2016年12月7日,採用三星10nm工藝製造的高通驍龍835跑分遭到曝光。8日,採用台積電10nm工藝製造的華為麒麟970也遭到媒體曝光。此前,英特爾宣稱,將於2017年發布採用自家10nm工...
英特爾發布全新晶片架構,六大技術戰略,震動晶片屆
智東西(公眾號:zhidxcom)文 | 心緣英特爾火了!英特爾真的火了!北京時間12月12日對英特爾來說大事連連,在北京,正舉辦20歲生日的英特爾中國研究院的隔壁樓房著了大火,而遠
英特爾就是不肯放棄摩爾定律?
做處理器的公司長期以來總是痴迷於把東西弄小。那個著名的——也越來越過時的——摩爾定律「支配」了幾十年晶片的發展,或者說晶片的縮小。但是如果有朝一日,「變小」不再像以前那麼管用了怎麼辦呢?相比讓處...
硬體也能理財時代:「摩爾定律」是如何失效的?
任何一位PC遊戲玩家都不會避諱對兩個微胖男性的愛。一是PC玩家衣食父母的STEAM締造者G胖,二是顯卡界「兩彈元勛」黃仁勛。後者近日大放厥詞「摩爾定律已經失效」。這下業界炸裂……莫非我們今後不用...
英特爾公布微架構 14nm製程技術細節曝光
| 責編:周博林中關村在線報導:2014年8月12日,北京——英特爾今天公布了最新微架構的細節,該微架構使用英特爾業界領先的14納米製程工藝進行了優化。新的微架構和14納米製程技術相結合,將以高...
英特爾宋繼強談摩爾定律未來:異構晶片「混搭」大勢已興
文/王胖子摩爾定律是否已經失效?AI(人工智慧)將為集成電路帶來怎樣的未來?自2015年以來,上面的問題,一直是業界爭議的焦點。8月22日,在"第十六屆中國集成電路技術應用研討會暨南京國際集成電...
半導體企業合併大潮 高通與恩智浦能否倖免
今年的半導體市場依舊是轟轟烈烈,不過今年最主要出貨的處理器工藝依舊保持在14nm/16nm之間,10nm製程工藝還要等到2017年。不過在最近,傳出了聯發科的Helio X30將說先採用台積電的...
超能課堂(166):英特爾不再擠牙膏,Sunny Cove遇上3D封裝
前不久英特爾日前聯合加州大學伯克利分校的研究人員開發了一種新的MESO(磁電自旋軌道)邏輯器件,其工作電壓可以從3V降低到500mV,能耗減少10-30倍,性能提升5倍,該技術有望取代現有的CM...
細數AMD與Intel競爭歷史 AMD也曾領先
大家都知道AMD與Intel屬於競爭關係,在AMD與Intel長達40年的競爭中,促進了整個半導體行業的發展。毫不誇張的說,沒有這兩家公司,就沒有今天的數字化生活。今天我們就來聊聊AMD與Int...
說x86處理器沒有大小核設計?英特爾不幹了
在昨日CES開展前的發布會上,英特爾推出了3D堆棧型小型主板,板載大小核設計的「混合X86架構」10nm SOC,這也是他們最新的第九代處理器,但最吸引人的莫過於 keynote 當中,為我們帶...