英特爾宋繼強談摩爾定律未來：異構晶片「混搭」大勢已興

文/王胖子

摩爾定律是否已經失效？

AI（人工智慧）將為集成電路帶來怎樣的未來？

自2015年以來，上面的問題，一直是業界爭議的焦點。

8月22日，在"第十六屆中國集成電路技術應用研討會暨南京國際集成電路技術達摩論壇"上，英特爾中國研究院宋繼強院長就相關問題展開演講，並與包括科技雜談在內的多家媒體進行了深入交流。

宋繼強表示，摩爾定律的經濟效益依然存在，而異構系統與新數據處理結合，將是集成電路行業當前最重要的演變方向。

以下為宋繼強的演講與採訪內容要點（經科技雜談整理，並經英特爾官方確認）：

1、摩爾定律的經濟效益將繼續存在。

對於摩爾定律，其實存在著不同的理解。

就英特爾自己來講，摩爾定律的核心內容是：每18到24個月，晶片上電晶體集成的密度會翻一番或者價格下降一半，它其實是一個有關價格和集成度的說法。

而外界普遍所理解的摩爾定律，其實更多是摩爾定律、"登納德縮放"和"波拉克法則"三個法則構建起來的，一個連接起價格、集成度和性能這三個相關因素的用戶價值三角。

其中，登納德縮放定律（Dennard Scaling）的核心觀點是，隨著電晶體尺寸的減小，它的功耗也按面積大致按比例下降。

所以，能夠把電晶體的特性和體積加以縮放就可以得到更好的功耗性能。

波拉克法則（Pollack's Rule）則提出，同製程工藝下，處理器的性能提升幅度，是晶片面積（電晶體數量）提升的平方根。

現在很多人說"摩爾定律已死"時，通常都是說這個用戶價值三角出了問題，其中很多是"登納德縮放"和"波拉克法則"的問題。

事實上，如果從經濟效益上來做觀察，摩爾定律仍將繼續存在，雖然速度不會像以前那麼快。

2、摩爾定律的未來

CMOS縮放 + 3D工藝技術 + 新功能，等於摩爾定律的未來：

（1）CMOS縮放是可以繼續往下走的，現在遠遠沒有到達其物理極限。

現在的困難主要在於如何可以大批量、高精度的把它製造生產出來。

（2）新設備、Tunnel FET、鐵電體等新功能都有好的特性，但目前還沒有一個可以成為CMOS的替代品。

所以，還需要把它們整合起來，通過異構方式將3D工藝技術、新功能等整合在一起，便能構成新型的數據處理架構，帶來經濟效應的提升。

（3）異構系統與新數據處理結合將是未來產品演變的方向。

整體來說，架構創新將讓計算力仍然可以保持一定的上升速度。

這也意味著，晶片架構將越來越多地去適應軟體，在固定的晶片面積上，用最經濟有效的方式支撐軟體的要求。

3、英特爾的製程進展。

在10納米的製程上，英特爾一直在嘗試新的工藝和技術，比如超微縮，比如COAG（contact over active gate）等等，所以花了更長的時間。

但近幾個月來，相關的良品率已經在快速上升。

所以進展符合英特爾2018年4月給出的預期，將於2019年實現10納米晶片的高良率量產。

用戶將在2019年底前，看到用10納米主流晶片的計算機系統能夠上市銷售。

同時，由於10納米積累的經驗和技術，都可以直接使用於7納米製程，所以7納米產品的功耗、密度、性能的可控性，乃至研發的周期，都將會因此受益。

所以，7納米的產品推進速度，將會比10納米更快，更順利。

同時，英特爾也將採用更多手段來降低晶片價格。

比如將矽片面積從300毫米增加到450毫米。

雖然晶圓面積提升會增加單一晶圓成本，但因為晶片數量增加，所以綜合計算下來，單晶片的價格還是繼續下降。

最重要的是，英特爾還將採用MIX & MATCH （混搭）方式，把多種不同的節點的技術結合在一起。

4、AI爆發促成晶片"混搭"

MIX & MATCH獲得快速進展的根源，在於AI的爆發。

過去的幾個十年來，從大型機、小型機、工作站、台式PC、筆記本電腦到手機，計算設備的尺寸不斷縮小，用戶數量不斷的發展增加。

下一步，晶片將無處不在，進入汽車，進入眼鏡，進入牆壁、進入桌子椅子等任何物體，然後不斷產生數據，採集、傳輸、存儲、分析處理。

這個過程中，我們的計算也將從生產率計算、生活方式計算、場景計算，進入到智能計算時代。

與以前不同的是，AI也需要越來越多的晶片種類，不再是GPU、CPU或FPGA等任何單一種類的晶片能夠滿足需求。

其原因在於，AI就是一個工具，你要把它放在不同的應用領域，才知道這個工具怎麼用在這裡邊。

但是，在不同的領域，不同的場景下，AI需要的性能、功耗、價格其實都不太一樣，所以，在做AI算法之前，需要先把場景想好確定下來。

比如，現在阿里做晶片用在他自己的雲端，這就很靠譜，因為他知道自己為什麼在做加速，定義出來以後，只要做出來、測試好，就可以用進去。

華為做晶片也很靠譜，做好以後直接用在手機里，可以保證從設計到最後使用這條線是貫穿的，軟體的配合也可以跟上。

如果場景不確定，還不清楚客戶需要什麼功能，能力的範圍在哪裡，對軟體的支持在哪裡？系統有哪些接口要求，就先做晶片，再去推給可能的客戶，就會面臨巨大的風險。

然而，在萬物互聯的時代，可能沒有哪 一個單一的設備類別是主流的，而是多樣化的市場。

在這樣的情況下，如何高速適應這麼多的市場需求？

如果要把IP放到一起去做驗證，去做layout，來重新設計一款SOC，再快也需要6~9個月；而如果什麼事情都想拿FPGA去做，也不行。

最好的辦法，是選擇多種處理器搭配。

去配合最好的算法。

MIX & MATCH的結合方式，跟SOC的不同在於，SOC是把不同的IP、不同的模塊放到同一個晶片製程上去，把它做成一個晶片；而MIX & MATCH是把不同製程下的晶片放到一起，進行統一的封裝集成。

這樣的異構晶片，被看作是AI時代的主角。

它的好處在於，面對一個新的應用產品形態需求的時候，你不需要再重新設計一款SOC。

我現在可以用英特爾不同部門出的，已經有的晶片；甚至是英特爾夥伴公司的晶片，放在一起，通過英特爾最好的集成和封裝技術，把他們有效的、最經濟合理的組合在一個晶片上。

這樣，就能將不同製程的、最經濟、最有效的晶片，放到一個盒子裡，同時保證它們之間的數據的傳輸率，功耗的管理，都非常高效，可以適配不同的設備種類，可以滿足不同場景的智能計算需求。

用這種技術，就可以用移動設備的晶片功耗，去達到以前PC才能具有的性能。

比如，英特爾中國研究院就已經在家用機器人領域，嘗試同時使用CPU + FPGA + ASIC的混搭方案，來提供靈活的、高性價比的計算支持。

5、英特爾在異構晶片領域的優勢

異構晶片說起來簡單，但它的實現，卻並不簡單。

比如，封裝到一個晶片內部的布線，性能很高，速度也非常快；但只要跨越了晶片的邊界，要使用外部的接口，比如PCIE，速度就會一下子降下來。

現在，要通過混搭方式，將不同各類的、不同製程的、不同技術的晶片，封裝到那麼小的面積里，支持它們的互聯，讓它們保持高帶寬和高頻率，這比設計立交橋還要複雜。

而且，這個工藝還得好生產，能夠驗證，材料也不能特別貴，這都是最後做大批量必須要解決的。

功耗還要控制好，還要耐用……要解決這麼多問題，從選擇用什麼樣的基底，到用什麼材料實現互聯，都需要通盤的考慮，才能保證做好。

而英特爾"嵌入式多晶片互連橋接"（EMIB）封裝技術，就是英特爾混搭異構計算策略的一個關鍵技術，成功解決了酷睿、至強這種主流CPU，跟高性能FPGA之間的高速互聯。

此外，在封裝和互聯等領域，英特爾也有很多的技術積累。

同時，在不同的晶片領域，無論是FPGA、CPU、GPU還是ASIC，不論是雲端還是前端，英特爾都有自己的積累，所以在整個端到端的環節中，英特爾都能提供不同的晶片。

最近，英特爾甚至還推出了一個新的LOIHI神經擬態計算晶片，它具備自學習能力，可以把多種不同的神經網絡放在一顆晶片里訓練，同時去尋找它們之間的關聯。

而且，英特爾除了晶片以外，也還提供一系列上層的軟體堆棧，以及解決方案的支持。

比如在金融、無人駕駛、消費、健康等領域，都有整合的方案給出。

整體來講，英特爾要做的就是服務於數據的整個生命周期，並將以數據為中心去構建英特爾的晶片戰略，而不再是以前服務於某一個具體的設備類型。

對此，英特爾也提出了良性循環的數據戰略，即利用可以傳輸、存儲、計算加速的、分析的網絡將雲端、設備、邊緣結合在一起，形成一個可持續的發展循環。