摩爾定律何去何從之二:More Moore or More Than Moore?
文章推薦指數: 80 %
在前一篇文章「摩爾定律何去何從之一:摩爾定律從哪裡來?摩爾定律到極限了嗎?」中,我們提到摩爾定律發展到特徵尺寸5nm的時候,繼續簡單粗暴地縮小特徵尺寸會變得很困難。
那麼接下來集成電路該怎麼辦?業界和學界給出的方案有三個大方向:「More Moore」、」「More than Moore」、「Beyond
CMOS」。
本文講主要討論More Moore和More than Moore,而Beyond CMOS的話題我們將會在第三篇文章里討論,敬請關注。
言歸正傳,那為什麼這樣三個大的方向到底是什麼意思?
用這張圖就能更好的理解:
More Moore, More-than-Moore and Beyond CMOS
• 「More Moore (深度摩爾)」做的是想辦法沿著摩爾定律的道路繼續往前推進。
• 「More than Moore (超越摩爾)」做的是發展在之前摩爾定律演進過程中所未開發的部分。
• 「Beyond CMOS (新器件)」做的是發明在矽基CMOS遇到物理極限時所能倚重的新型器件。
一、More Moore (深度摩爾)
「More Moore」延續CMOS的整體思路,在器件結構、溝道材料、連接導線、高介質金屬柵、架構系統、製造工藝等等方面進行創新研發,沿著摩爾定律一路scaling(每兩到三年左右,電晶體的數目翻倍)。
ITRS每年都會公布之後幾代製程的性能參數和Roadmap(roadmap就是大致哪一年做到22nm,哪一年做到10nm,哪一年做到7nm的規劃,如下圖)。
然而,More Moore會遇到漏電的問題。
當特徵尺寸縮小到10nm的時候,柵氧化層的厚度僅僅只有十個原子那麼厚,在那個時候會產生諸多量子效應,導致電晶體的特性難以控制,例如量子隧穿效應。
這些都導致電晶體漏電非常嚴重。
在傳統的摩爾定律時代,工藝製程進化時對於電晶體的優化主要在於性能方面。
Intel的執行副總Bill Holt在ISSCC 2016的演講中提到,在More
Moore時代,對於電晶體的優化將從側重於性能提升轉向側重於減小漏電,即所謂的「由功耗驅動的製程進化 (Power-Driven Technology Transition)」。
Intel和TSMC在先進位程所使用的FinFET就是一個典型的例子。
FinFET由於使用三維結構,可以更好地控制漏電,但是電晶體的速度相比平面工藝並沒有多少提升。
下圖是魯汶天主教大學的Willy Sansen在ISSCC 2015演講中給出的電晶體截止頻率變化趨勢,從中可見從28nm平面工藝進化到14nm FinFET工藝時,電晶體直接頻率不升反降。
平面工藝與FinFET工藝電晶體截止頻率比較
二、More than Moore (超越摩爾)
「More than Moore」側重於功能的多樣化,是由應用需求驅動的。
之前集成電路產業一直延續摩爾定律而飛速發展,滿足了同時期人們對計算、存儲的渴望與需求。
大眾一提到晶片想到的就是CPU、顯卡、英特爾、英偉達、高通,也可能會覺得德州儀器這樣名字的「山東某設備製造「公司應該和晶片沒什麼關係吧(純吐槽)。
但是這個世界不是光光只有處理器啊!像下圖所示,一個系統(比如您的手機晶片組)還有很多其他部分的功能模塊,這些橙色的部分還大有文章可做。
在一個異質集成系統中集成利用More Moore提升性能的數字處理器/存儲模塊以及利用More than Moore提升性能的其他模塊
首先,摩爾定律(主要是數字電路和存儲電路)切下了系統版圖的一角卻也留下了很大一塊的空白。
那些「空白」部分(比如模電以及後來興起的微機電等等)並不是把MOSFET作為單純的開關來用,也因此和數字電路不停地scaling的玩法不同,當這邊看上去快要玩完的時候那邊說不定還想大幹一場呢。
這就是More than
Moore的第一重涵義:晶片系統性能的提升不再靠單純的暴力電晶體scaling,而是更多地靠電路設計以及系統算法優化。
其次,上圖中黃色More than Moore的部分與More Moore部分的集成可以超越傳統的SoC方式。
在傳統的SoC中,所有模塊必須使用同一種工藝。
SoC中的數字電路模塊會希望使用先進位程以實現更好的集成度以及更高的性能。
然而,對於射頻、模擬以及混合信號模塊,先進位程並不能帶來顯著的集成度和性能改善。
模擬電路的版圖設計必須考慮串擾的問題,而且往往是手工設計版圖,因此先進位程下的集成度改進並非立竿見影。
對於射頻電路,由於往往要使用大尺寸的電感,在不同工藝下的集成度幾乎沒有變化。
這就導致射頻、模擬以及混合信號模塊在先進位程中的成本反而較高。
就性能而言,由於先進位程的電源電壓會偏低,電晶體輸出阻抗也會較小,模擬/射頻/模擬信號模塊的性能在先進位程下反而可能更差。
例如電晶體的本徵增益(Intrinsic Gain)在先進位程下只有5左右,因此放大器的設計變得困難。
另外在低電源電壓下,模擬電路的線性度很難保證。
More than
Moore的第二重涵義就是,集成度的提高不一定要靠暴力地把更多模塊放到同一塊晶片上,而是可以靠封裝技術來實現集成。
模擬/射頻/混合信號模塊等不需要最先進工藝的模塊可以用較成熟且廉價的工藝實現(比如為模擬射頻工程師所喜聞樂見的0.18um/65nm),而數字模塊則可以由先進工藝實現。
不同模塊可以用封裝技術集成在同一封裝中,而模塊間的通訊則使用高速接口。
這種集成方式即異質集成(heterogeneous integration),是目前在工業界和學界都非常火的研究方向。
對於封裝技術,業界在力推TSV(Through Silicon Via)技術,即把多塊晶片用三維堆疊的形式放在一起,然後在不同的晶片間打通孔並製作銅連線,使得晶片間可以經由這些連線實現通信。
TSMC則在推廣2.5D技術CoWoS (Chip-on-Wafer-on-Substrate) 和InFO (Integrated Fan-Out)
,基本概念是把多塊晶片集成到同一塊載體(Interposer)並在載體上製作晶片間的連線。
據說蘋果下一款產品iPhone7中的A10處理器就會使用TSMC的InFO技術。
當這種封裝技術真正成熟後,Marvell創始人Sehat Sutardja在ISSCC 2015演講中提到的MoChi架構就能真正實現:不同工藝生產的晶片像樂高積木一樣集成在封裝里並使用通用的高速接口通信;當需要一個新的模塊集成到系統中時只需要設計新的模塊晶片並改一下封裝即可,不再需要重新去設計並生產新的SoC。
Marvell創始人Sehat Sutardja提出的MoChi異質集成架構
最後,也是最重要的,隨著時代的發展,人們對物聯網、生醫電子等等產業的期待和需求越來越大,也就是說,消費者除了對計算、存儲功能還對傳輸、感測、智能化等功能的要求越來越高。
More than Moore的第三重涵義:晶片的主要賣點不僅僅是更高的性能,更可以是一些有用的新功能。
這意味著什麼,這意味著商機啊,意味著大筆大筆的錢啊。
比如
• mm-Wave IC:現在大家常講的2G啊5G啊,現在直接上60G,是不是很快!
• Wireless power transmission:無線充電啊,其實現在IC級的無線充電從工業界商用的角度來講效率還不算高,傳輸距離也還有很大的限制,還有很大的發展空間啊, 如果一款手機只要在有類似WiFi的地方就能自己充電你是不是會馬上衝出去買買買!
• Power converter for energy harvesting:不僅無線充電啊,晶片還能自己從周圍環境吸收能量啊, 是不是吊炸天!
• 生醫電子就不用講了,神馬吹口氣就能測癌症的晶片啦、一滴血就能檢愛滋的晶片啦、會放電刺激你大腦的晶片啦、能在你血管里游來游去的微機電啦!(這方面還有很多很有意思的生醫晶片,有機會再給大家詳細介紹)
等等等,這些例子都不是科幻想像,都是有被具體流片實現驗證的吶!但是為毛我作為消費者還沒有接觸到!炸裂!
因為啊,相對來說,這些技術或者還不夠成熟、或者製造成本過高、或者仍不適合大量生產,還有很大的開發空間,還需要很大的研發投入。
所以,業界學界就有很多人提出,別整天快到頭啦快到頭了的,我們來玩More than Moore好不好,我們繼續賺大錢好不好(切,大錢怎麼會給你們硬體掙,都在人家網際網路公司好不好(純吐槽,羨慕嫉妒沒有恨))。
上面介紹的「More than Moore」其實和去年台積電張忠謀董事長「下一個發展亮點是網際網路」的觀點是一致的。
張忠謀說,摩爾定律分析,半導體經過數十年的發展就差不多「要死了」,就算還可以苟延殘喘個5、6年,難道接下來就沒有事情做了嗎?
為半導體產業把脈,張忠謀提出3個發展方向:
首先摩爾定律下包括射頻、輸入輸出控制等不需要高階製程的產品可以放在同一封裝上,另外發展高階技術的產品,能將相同製程的不同產品一起封裝的先進封裝技術,讓一顆晶片能整合更多功能,更可以節省空間(也就是之前提到的TSMC力推的2.5D封裝)。
第二,物聯網有機會用到不同的傳感器,去執行測量溫度、偵測環境、感應人體血壓等功能,半導體公司也要必須跟上腳步,掌握這些技術。
最後,他認為未來的產品須要更佳的低功耗功能,甚至功耗要求比智慧型手機低10倍,最好一周只充一次電,這技術也將是半導體公司須要突破的。
總結:在未來,繼續使用MOSFET器件的集成電路發展方向包括More Moore以及More than Moore。
More Moore更激進地縮小數字集成電路的特徵尺寸,但是器件優化重心漸漸地從性能轉移到了功耗。
More than
Moore則在系統集成方式上創新,系統性能提升不再靠單純的暴力電晶體特徵尺寸縮小,而是更多地靠電路設計以及系統算法優化。
第三個學界和業界提出的集成電路繼續演進的方向是Beyond CMOS,即使用CMOS以外的新器件。
我們將在下一篇文章中深入討論目前Beyond CMOS新器件的研髮狀況,敬請關注!
本文由 矽說 (微信號:silicon_talks) 授權原創轉載,屬於作者個人觀點,不代表本公眾號立場。
三星欲推4納米工藝全球領先,直逼國產晶片迅速填補生產鏈空缺
作為全球第二大晶片製造商,三星正全力發展半導體外包業務。半月中旬,三星剝離晶片代工業務,成立半導體代工業務部門,挑戰台積電在晶片代工市場的領先地位。據國外媒體報導,三星於24日舉辦了記者說明會...
7nm那不叫事 晶片技術的重大突破1nm電晶體誕生
近年來,關於摩爾定律是否還適用於當今的晶片製造業,專家們也是各發其言。如此來看,科技界的規則要在新時代失效了?正當我們疑惑之時,沉寂許久的計算技術界突然傳來了一個好消息,來自勞倫斯伯克利國家實驗...
CPU的摩爾定律是不是因為10納米的限制已經失效了?10納米之後怎麼辦?摩爾軼事
【今年剛過去的4月19日是摩爾定律50周年,展望未來的50年,這個話題的討論也變得更有意義】【多圖預警】【黑科技出沒】
國產晶片14nm工藝已經攻克難關!很快就可以量產了!
現在,晶片自主的研發已經成為大家關注的焦點,甚至國家也開始重視起來。國內科研人員目前集體努力的方向,就是在這個領域尋求更大的突破和發展。在昨天舉行的「極大規模集成電路製造裝備及成套工藝」活動上,...
半導體工藝節點是如何演進的|智慧產品圈
01 摩爾定律下的工藝節點的形成 1958年,美國德州儀器公司的工程師傑克•基爾比製成了世界上第一片集成電路,1962年,德州儀器公司建成世界上第一條商業化集成電路生產線。此後,在市場需求的驅動...
擴展IC晶片技術的發展路標
Imec的An Steegen將先進的封裝技術視為IC晶片未來擴展的重要組成部分,包括新的橋接技術。Imec公司半導體技術和系統執行副總裁Steegen接受媒體採訪:與半導體工程公司(下面簡稱S...
英特爾高級院士Mark Bohr:10年內看不到摩爾定律終點
—— 英特爾高級院士Mark Bohr1隨著CMOS矽工藝尺寸越來越小,有關矽CMOS工藝什麼時候接近物理極限,從而導致摩爾定律不再成立的爭論最近在業內不絕於耳,10年前有業內權威人士說7nm將...
UCLA教授Subramanian S. Iyer:用新型封裝延續摩爾定律
UCLA的電子工程系除了電路領域有Abidi, Razavi和Frank Chang等大咖坐鎮外,其實半導體領域也是非常之強,有Kang Wang,Jason Woo等器件大師,也有今天要介紹的...
模擬技術的困境|半導體行業觀察
來源:本文由半導體行業觀察翻譯自semiengineering 作者BRIAN BAILEY ,謝謝。在這樣一個對數字電路處理有利的世界中,模擬技術更多地用來處理對它們不利的過程。但這個現象可能...
中國微電子所在FinFET工藝上的突破有何意義?
雷鋒網按:SOI技術作為一種全介質隔離技術,可以用來替代矽襯底。為何FinFET會成為主流,即便是掌握了22nm FD-SOI工藝的格羅方德還是購買了三星的14nm FinFET技術授權呢?本文...
眾多廠商加速晶片製程進化!投資額激增,或將帶動相關產業鏈發展
近日,晶圓代工龍頭廠台積電已在晶圓12廠生產7納米製程,並將於2019年上半年進行5納米製程風險性試產。另一晶圓代工廠格羅方德(Global Foundries)也將跟進於2018年中進行7納米...
賽靈思利用RF級模擬技術推出面向5G無線領域的顛覆性技術突破
簡介隨著通信行業逐漸向 5G 標準靠攏,移動設備製造商十分鐘情於技術試驗和概念驗證測試。現在,這些技術的商業可行性正在進行嚴格評估,然而原型設計所使用的很多技術都無法很好地轉化為商業部署。由於目...