聯電/格芯相繼放棄7nm，後摩爾時代如何超越摩爾？

8月28日消息，全球第二大晶圓代工廠格芯(GLOBALFOUNDRIES)官方在今天凌晨正式宣布：為支持公司戰略調整，格芯將擱置7納米FinFET項目，並調整相應研發團隊來支持強化的產品組合方案。

在裁減相關人員的同時，一大部分頂尖技術人員將被部署到14/12nm FinFET衍生產品和其他差異化產品的工作上。

值得注意的是，就在不久前，全球第三大晶圓代工廠聯電也宣布放棄12nm以下製程。

一時間，關於「摩爾定律已死」的討論再次成為焦點。

8月22日，《第十六屆中國集成電路技術與應用研討會暨南京國際集成電路技術達摩論壇》在南京召開。

在這次活動上，多位與會嘉賓談到「摩爾定律」是否繼續有效，如何超越摩爾定律的話題。

作為摩爾定律的堅定推動者，英特爾中國研究院院長宋繼強也在當天的活動及會後的採訪環節發表了自己的觀點。

英特爾中國研究院院長宋繼強

摩爾定律已死？

摩爾定律是由英特爾創始人之一的戈登·摩爾（Gordon Moore）於半個世紀前提出來的。

其內容為，「當價格不變時，集成電路上可容納的電晶體的數目，約每隔18-24個月便會增加一倍。

」

但是自2011年下半年英特爾發布了22nm之後，近2年半之後，即2014年上半年，英特爾的14nm工藝才發布（二季度末才量產）。

而在14nm向10nm提升的過程中，英特爾在工藝上遭遇了挑戰，其Tick-Tock策略（即一年提升工藝，一年提升架構）甚至停擺。

時隔3年之後，英特爾才正式發布了新一代的10nm工藝。

但是，真正的大規模量產卻一再推遲到了2019年。

這也使得外界都認為「摩爾定律已死」。

在本次的《第十六屆中國集成電路技術與應用研討會暨南京國際集成電路技術達摩論壇》大會上中國工程院院士許居衍先生以及賽迪顧問副總裁李珂紛紛直言「摩爾定律」已死。

不過，在英特爾中國研究院院長宋繼強看來，摩爾定律雖然開始放緩，但還遠沒有到終結的時候。

宋繼強表示：「CMOS本身半導體縮放的技術，目前我們看到還是可以繼續往下走的，並不是走不下去，現在還遠遠沒有到物理極限這個程度。

現在的困難主要在於如何可以大批量、高精度的把它製造生產出來，這個是一個主要的問題。

」

宋繼強還透露：「英特爾的10納米的量產一再延期，主要是因為英特爾在10納米上採用了很多新的技術，目前已經看到了比較好的良率。

我可以肯定的說，在明年我們可以有高良率、大批量的10納米的產品出來。

明年年底可以看到用10納米主流晶片的計算機系統能夠上市賣，這個會有比較明確的預期。

而且我們在10納米上積累的很多新的技術和經驗（比如四圖案成形等），在後續的7納米上是可以復用的，所以我們後續對於7納米的生產，比如功耗、密度還有性能的可控性，包括對於日程的預測的準確性上都有更大的提高和信心，所以7納米比10納米會來得更順利一些。

並且英特爾還有多種不同的技術研究在同步進行，為後邊的技術繼續演進進行鋪路。

」

另外，需要指出的是，摩爾定律不僅是一個有關價格和集成度（電晶體數量）的規律，其中還包括了性能。

而提及性能，通常摩爾定律也會有相應的一些組合，需要加上「登納德縮放」和「波拉克法則」。

「登納德縮放」是指，如果能夠把電晶體的特性和體積加以縮放，那麼頻率可以升高，功耗效率也可以提升，這樣就可以得到更好的功耗和性能。

實際上目前通過晶片製程工藝的提升，來提升晶片的性能和能效也正是利用了這一特性。

這一點很多人應該都了解。

「波拉克法則」指的是，如果晶片的設計複雜度增加一倍的話，那它的這個性能會得到根號2倍的提升。

所以除了提升晶片的工藝製程之外，通過新的微處理器架構、新的3D工藝處理和設計、異構系統的集成、新的功能——比如能在很低的電壓下工作的隧穿式FET(Tunnel FET)設計也都能夠提升性能。

但是有時處理器性能雖然成倍提升了，但可能用戶並沒有感覺到比以前快了一倍，因為用戶體驗的實際上是一個完整的系統，而處理器性能的發揮也會受到內存容量/帶寬、系統軟體、甚至是網絡瓶頸等多方面因素的影響。

在會後的專訪環節，宋繼強也直言：「摩爾定律能給我們直接帶來的紅利，確實越來越慢，因為過去的這二十年，我們仍然在享受摩爾定律的紅利，從90年代一直到2010年，都是很明顯的，我們不停的享受硬體能力提高，價格降低的好處。

只是現在，這個紅利沒有那麼容易拿到。

但是摩爾定律的經濟效益依然存在。

另外，我們仍可以通過一些架構的創新，讓這個計算力、經濟效益，仍然可以保持一個上升的速度。

」

摩爾定律沒有推動「創新」？

雖然英特爾仍然在努力維持摩爾定律，但是實際上，對於晶片廠商而言，如果要遵循摩爾定律，就必須不斷的提升晶片的製程工藝的不斷提升，研發投入和成本也是急劇的提升。

能夠繼續跟進摩爾定律，繼續跟進先進位程的晶片代工廠以及晶片設計廠商也開始逐漸減少。

一個比較明顯的例子就是，在智慧型手機興起的初期，有非常多的手機晶片廠商，但現在只剩下高通、聯發科、展訊這三大家，之前的TI、博通、Nvidia、Marverll等都紛紛退出了這個市場。

同樣的例子在存儲晶片市場也同樣如是，爾必達、奇夢達等玩家的紛紛退出，漸漸的只剩下了三星、SK海力士、美光、英特爾等大玩家。

而現在在晶片代工市場也出現了這一幕，聯電宣布放棄12nm以下製程，格芯宣布停止7nm研發。

對此，賽迪顧問副總裁李珂甚至拋出了一個非常驚人的觀點：「摩爾定律推動了集成電路產業進步，但沒有推動創新。

」並且在過去幾年，資本是呈現遠離半導體市場的趨勢。

「摩爾定律就像是一場科舉，有標準答案（每18-24個月電晶體的集成度增加一倍，性能提升一倍，價格不變），而且還採取的是末位淘汰這樣的『負激勵』措施。

這也使得很多玩家疲於應對，資本也不太願意投資了。

對於本身處於後發位置的中國半導體廠商來說，要實現趕超難度更是在進一步加大。

比如三星2017年的半導體支出達到了242億美元，而同期中芯國際資本支出卻只有23億美元，還不到三星的零頭，怎麼可能追的上？」

李珂進一步表示：「現在摩爾定律已經失效，但是半導體行業卻更加的活躍了，創新也越來越多，特別是在AI、自動駕駛等領域表現尤為突出，顯然，跳出摩爾定律的束縛，產業反而更加的繁榮了。

與此同時，新型MEMS工藝、第三代半導體材料器件、二維材料、碳基電子、腦認知與神經計算、量子信息器件的出現，也將會是超越摩爾定律的重要發展方向。

」

在會後的芯智訊也就賽迪顧問副總裁李珂的觀點與英特爾中國研究院院長宋繼強進行了討論。

宋繼強表示：「我不認同這個觀點，很多的高科技產業都會經歷：初期從業企業遍地開花，到最後產業成熟穩定，只剩下少數有實力企業的一個過程。

而現在AI、自動駕駛領域的很多創新實際上很多是技術應用上的創新，而摩爾定律則推動的是『基礎性』創新，不論是PC、手機，還是AI、無人駕駛，都離不開晶片的支持，如果沒有摩爾定律的推動，這些領域的創新可能也難以為繼。

」

確實對於半導體產業來說，在『摩爾定律』推動下，雖然使得跟進高端製程的門檻越來越高，但是也正是由於『摩爾定律』加速推動才有了諸多領域的創新基礎。

比如，現在一款中高端智慧型手機的處理器性能，完全能夠超越幾年之前的主流PC的性能，如果沒有摩爾定律，這一切將是不可想像的。

如何超越「摩爾定律」？——架構創新

不論是現行的x86架構，還是Arm架構，都是基於馮·諾依曼體系架構，其採取的是二進位計算，順序執行程序，即在計算的運行過程中，需要把要執行的程序和處理的數據首先存入內存，計算機執行程序時，將自動地並按順序從內存中取出指令一條一條地執行，這一概念稱作順序執行程序。

由於內存容量和帶寬總線存在瓶頸，這也限制了處理器性能的發揮。

過去幾年，通過以更高的速度在總線上傳輸越來越多數據，馮·諾伊曼架構計算機的速度不斷提高。

但是，計算機速度受到總線數據吞吐量限制，造成所謂的「馮·諾伊曼瓶頸」。

另外，現行的馮·諾伊曼體系的計算機還存在「暗矽」（Dark Silicon）現象。

此前有很多人認為，只要能編寫並行軟體，就能將傳統的計算機晶片架構擴展到數千核。

但是實際上，由於功耗的限制，一個多核處理器在同一時刻只能有很少的一部分電晶體能夠工作，而其餘部分則處於休眠狀態。

中國工程院院士許居衍也認為，當下晶片技術有兩個難以解決的問題：一個是矽技術在工藝製程的推進上越來越難；第二個就是馮·諾伊曼架構限制了現有計算機晶片算力的持續的高速提升。

在許居衍院士看來，要想突破現有的限制，就需要聚焦在晶片架構的創新：主要包括多片和堆疊架構、系統視野和異構架構的創新。

對與多片和堆疊架構的方面創新，其實上面有提及，主要就是晶片工藝由原來的2D轉向2.5D/3D堆疊；

而系統視野上的創新，則主要是指將計算+感知+通信看作是一個整體，平衡計算、通信、存儲之間的關係，提供跨層面接口、可靠安全隱私、異構並行編程、量身應對應用。

異構架構上的創新則包括兩個方面，一個晶片內核架構上的創新，比如採用非馮·諾伊曼系統架構；另一個則是異構的SoC片上系統。

目前馮諾依曼架構晶片，主要包括傳統的CPU和GPU；而非馮架構晶片，主要包括ASIC（寒武紀、谷歌TPU等）、FPGA和部分新型GPU（Nvidia的Tesla系列等），以及類腦晶片（IBM的TrueNorth、英特爾的Loihi等）。

由於類腦晶片還處於研發初期，所以我們看到，目前AI晶片主要以GPU、FPGA和ASIC為主。

而後兩者主要是按照工作負載的要求來進行不同的設計，比如說要求I/O性能高的，就放一些這樣的架構在裡面；要純計算性能高的，比如在定點方面，就增加定點計算的單元，是浮點計算的，就增加浮點計算擔憂。

這種晶片架構就是去適應軟體的要求的。

這樣的設計，在特定算法下不僅面積小、功耗低，性能也更高。

另外，而異構的SoC片上系統（比如集成了NPU的麒麟970）也是一種趨勢。

「對於AI下一步的發展，必然是需要多種晶片來進行支持，不是一種晶片就能夠單獨能搞定的。

我們需要根據具體的應用的場景，來選擇多種處理器進行異構搭配。

」英特爾中國研究院院長宋繼強在會上說到。

英特爾的異構SoC「混搭」技術

眾所周知，英特爾是目前x86 CPU市場的老大。

不過英特爾在新型GPU（目前正在開發獨顯）、FPGA（收購了Altera）、類ASIC（Movidius）、存儲晶片等多方面都有相應的產品和布局，同時英特爾還擁有先進的製程工藝。

這也使得英特爾在異構SoC上擁有了更多的可能。

宋繼強告訴芯智訊：「我們的異構SoC其實是兩個層面：一個層面，就是通過全新的SoC架構形式來實現，比如我們的Movidius就是SoC，它雖然是一個ASIC晶片，但它也允許軟體去定製裡邊的功能怎麼用。

還有一些手機SoC當中也通過加入AI內核來實現AI運算加速。

另一個層面則是指我們能把不同的晶片通過多種封裝形式放在一個晶片裡面，放在一個封裝裡面，混合搭配。

」

對於第一類的異構SoC，院士許居衍認為支持軟硬體雙編程的可重構晶片將是未來十年發展的一個重要方向。

「我覺得可重構SoC確實是一個不錯的架構創新的方向。

等於它是在SOC裡面是設計進去了一些加速的部件，但是沒把功能定死，還是允許你上層的軟體去配置這些硬體模塊、功能模塊怎麼去連接，怎麼去做。

這樣就提供了一個高力度的可配置性，配置起來的速度和功耗的要求也降低了，所以它的能效比會很高，可能會接近ASIC。

特別是當你不是要頻繁的重配置，配一下以後，用一段時間，過一段時間又配一下，那他的運行效率，可能是基本上接近ASIC。

但是這個前提也是你是預先跟幾種應用做了調研，把它的一些通用的計算模塊抽出來，這個跟以前的DSP也有點類似。

」

「我認為可重構SoC還是要鎖定一類應用，比如說我們的Movidius鎖定的就是視覺相關的處理應用。

清華的可重構SoC晶片Thinker，第一代實際上是一個學術驗證晶片，那個是用來實驗的。

但他後邊開始做一些產業化應用的新一代晶片，就分別確定了領域了，一個是做人臉的，一個是做語音的，不是可以隨便換用的。

但做人臉和做語音，上面的算法還是可以做一些調換。

」宋繼強解釋到。

相對於ASIC來說，可重構晶片雖然性能略低，但更具靈活性；相對於FPGA來說，可重構晶片雖然靈活性略低，但是性能更強，成本更低。

至於英特爾所說的把不同的晶片通過多種封裝形式放在一個晶片裡面，放在一個封裝裡面，混合搭配的異構設計，這裡就不得不提到英特爾去年推出的EMIB技術。

去年3月，英特爾在美國舊金山舉行的 Intel Technology and Manufacturing Day 2017 大會上正式發布了最新的EMIB技術，其目的就是用在解決處理器性能與成本之間的矛盾問題。

英特爾表示，目前市場上處理器所有組件都採用統一製程，要不就全部都是22納米，要不就是全部都是14納米，或者是10 納米、7 納米製程。

但是，如此將造成研發成本因為製程的升級而大幅攀升，不利於產品價格的維持。

這也使得摩爾定律的經濟效益難以維持。

但是英特爾新推出的EMIB嵌入式多晶片互連技術，將可解決這個問題。

簡單來說，EMIB技術可以將不同製程工藝的組件組合在一起，來達成更高的性價比的目的。

例如在處理器中，電路部分用不到那麼先進位程，那就依舊採用 22 納米製程生產即可，而承擔核心任務的晶片部分，由於需要較高的效能與較低的耗電量，則可使用14納米或者10納米製程來製造。

「我們又把這種支持多種不同製程節點組件封裝在一起的技術稱作MIX & MATCH （混搭）。

這種結合跟SOC不一樣。

SoC是把不同的IP、不同的模塊放到同一個晶片上，用同一個製程來實現，做成一個晶片。

但是混搭則是把不同製程下的晶片放到一起，將它封裝集成起來。

這裡面的要求其實是蠻高的，它要求有很好的連接技術、功耗管理技術。

我們現在有多種不同的技術在去使用。

也就是說，我們在集成封裝的時候，不是說單一一種技術，而是這麼多種技術在同時去使用。

」

那麼這種「混搭」的異構晶片能夠帶來什麼好處呢？

宋繼強表示：「首先，它解決了帶寬、功耗和頻率的問題。

在一個晶片裡面內部，它的連線是可以做晶片的布局設計的時候就布線上去的，那個性能很高，速度也非常快。

但是一旦跨越了晶片邊界的時候，就要用外圍的接口，也就是說晶片出來的管角來連接。

如果沒有通過EMIB技術封裝到同一個晶片的時候，需要通過類似於像PCIE這些接口連接的話，那麼它的速度一下就會降下來。

在晶片的內部可能是按照幾百G的速度傳輸數據，一旦離開了這個晶片，這個速度能到G就不錯了，可能還變成幾百M這種層面。

所以我們首先把它放到一個晶片裡面，並設計了高速互聯的連接方式，讓它保持帶寬很高，頻率很高。

」

「其次，這個工藝技術雖然很好，但是還得好生產，還得能夠去驗證，用到的材料也不能特別貴，所以這都是實際上最後做大批量產必須要解決的。

而且功耗還要控制好，還要耐用，所以要解決這麼多問題，就要去考慮選擇用什麼樣的基底，用什麼材料實現互聯，才能保證這件事情做好。

」

據介紹，使用EMIB 技術並不會造成整體晶片的性能下降，反而能夠提升各部分之間的傳輸效率。

其速度可以達到數百Gigabytes，較傳統多晶片技術來說，延遲更是降低了四倍之多。

另外正如前面所提到的，對於AI的下一步發展，並不是單一一種晶片能夠搞定的。

所以需要根據不同的應用場景來選擇多種處理器組合。

而英特爾擁有CPU、GPU、FPGA、ASIC等非常全面的從雲端到終端的全棧式AI解決方案。

此外英特爾還有神經擬態晶片Loihi，這種晶片可以支持自學習，裡邊可以放多種不同的神經網絡，同時去找它們之間的關聯。

據英特爾介紹，在今年新的10nm的Loihi測試晶片出來以後，發現其確實受摩爾定律的加速很大，吞吐量提高了4倍，能耗比提高了6倍。

因為Loihi是非馮德諾依曼個架構，所以它直接受益於摩爾定律，這也意味著可以把更多的神經元放到這個晶片里，而且耗電更少。

「這麼多種不同的晶片，他們都是可以做組合的。

我們在面對一個新的應用產品形態需求的時候，不需要再重新設計一款SoC了，因為重新設計一款SoC就算你再快，重新把IP放到一起去做驗證，去做layout，也要6-9個月。

而有了我們的混搭技術，我們就能把已經有的晶片進行組合，或者再配合上我們夥伴公司的晶片，通過混搭放在一起進行封裝，把他們有效的、最經濟合理、快速的組合在一個晶片里。

同時保證它們之間的數據的傳輸率，功耗的管理，都非常高效。

所以用這種技術，我們實際上可以用移動晶片功耗要求，去達到以前PC晶片那樣的性能。

這是一個非常大的核心技術。

」宋繼強非常興奮的說到。

作者：芯智訊-浪客劍