3D封裝成半導體大廠PK焦點，英特爾台積電三星中芯國際各有千秋

近幾年來，受限於工藝、製程和材料的瓶頸，摩爾定律的演進開始放緩，晶片的集成越來越難以實現，3D封裝開始被認為是後摩爾時代集成電路的一個重要發展方向。

英特爾、台積電、三星等半導體大廠都對3D封裝技術給予了高度重視。

在日前舉辦的「架構日」活動中，英特爾發布了3D封裝技術Foveros，首次在邏輯晶片中實現3D堆疊，對不同種類晶片進行異構集成。

台積電則重點開發SoIC 技術。

三星亦重金打造3D SiP系統級封裝。

預計未來幾年中，3D封裝技術將成為半導體一線龍頭廠商之間競爭的焦點。

延續摩爾定律新途徑

半導體行業發展的不二法則一直是致力於製造尺寸更小、處理速度更快、成本更低的電晶體，以獲取更大的產業規模和更高的銷售收入。

1965年，英特爾公司創始人之一戈登·摩爾預測，每18個月晶片集成的電晶體數量將實現翻倍，成本下降約一半。

但是隨著產業進入更先進的加工技術節點，摩爾定律受到越來越大的挑戰，僅靠縮小線寬的辦法已經無法同時滿足性能、功耗、面積以及信號傳輸速度等多方面的要求。

在此情況下，越來越多的公司開始把注意力放在系統集成層面尋求解決方案，3D封裝技術開始扮演重要角色。

英特爾的首席架構師Raja表示，新的封裝技術可以徹底改變目前的晶片架構，可以往晶片上方再疊加晶片。

如果在處理器晶片上疊一顆5G基帶晶片，那麼支持5G的處理器就誕生了。

在第二屆中國系統級封裝大會上，華為硬體協同設計實驗室首席架構師吳伯平表達的觀點也很相似。

吳伯平表示，儘管封裝也在追趕摩爾定律的速度，但因為封裝有多樣性，封裝與摩爾定律的趨勢並非完全一致。

現在的趨勢之一就是把很多晶片封裝在一個大晶片內，這種「組合」的方式是未來的大趨勢。

其實，3D封裝技術並不新鮮，晶片間的垂直堆疊的技術已經出現多年。

它是在X-Y平台的二維封裝的基礎上通過凸塊(Bumping)、矽通孔(TSV)等工藝，實現晶片間的互聯，推動晶片向z軸方向發展的高密度封裝技術。

資料顯示，與傳統2D封裝相比，使用3D技術可以縮小晶片尺寸、減輕重量;在能效比方面，3D技術節約的功率可使3D元件以每秒更快的轉換速度運轉而不增加能耗。

同時，3D封裝還能更有效地利用矽片的有效區域。

不過，目前3D封裝技術還不成熟，在進行3D堆疊的過程中，晶片間的發熱一直存在問題，價格也是一個挑戰。

目前3D封裝在存儲晶片上已有較多應用，但在邏輯晶片上仍然極少有應用。

巨頭競逐3D封裝

目前，英特爾、台積電、三星等半導體大廠都對3D封裝技術給予高度重視。

在近日舉行的英特爾「架構日」活動中，英特爾推出Foveros封裝技術。

該技術是首次在邏輯晶片上實現3D堆疊。

據介紹，Foveros可以將不同工藝、結構、用途的晶片整合到一起，從而將更多的計算電路組裝到單個晶片上。

英特爾表示，該技術提供了更大的靈活性，設計人員可以在新的產品形態中「混搭」不同的IC模塊、I/O配置，並使產品能夠分解成更小的「晶片組合」。

英特爾預計將從2019年下半年開始推出一系列採用Foveros技術的產品，首款Foveros產品將整合10nm高性能晶片組合和22FFL的低功耗基礎晶片。

英特爾在2.5D封裝上也有所嘗試，此前其推出的「嵌入式多晶片互連橋接」(EMIB)技術，可在兩枚裸片邊緣連接處加入一條矽橋接層(Silicon Bridge)，實現裸片間的互聯，達到異構聯接的目的。

EMIB已經被英特爾用於Stratix 10 FPGAs和搭載Radeon顯卡的第8代酷睿處理器中。

台積電雖然定位於晶圓代工業務，對於先進封裝也極為重視，數年前便推出WLSI(Wafer-Level-System-Integration)技術平台，應對異構集成趨勢。

該平台包括CoWoS封裝、InFO封裝等晶圓級封裝技術。

2018年中期台積電又推出了接近 3D封裝層次的多晶片堆疊技術 SoIC，主要是針對 10nm 以下的工藝技術進行晶圓級接合。

據DIGITIMES消息，台積電內部已經把SoIC正式列入WLSI平台，並稱一兩年內採用SoIC封裝的產品將會商品化。

另有消息稱，賽靈思與台積電公司已經就7nm工藝和3D IC技術開展合作，將共同打造其下一代All Programmable FPGA、MPSoC和3D IC。

在2018年舉行的三星晶圓代工論壇上，三星公布了在封測領域的路線圖。

三星目前已經可以提供2.5D封裝層次的I-Cube技術，同時計劃2019年推出3D SiP系統級封裝。

三星的IC設計服務合作夥伴智原也在先進封裝工藝方面與其進行配合，提供與3D SiP 封裝工藝相對應的方案。

中芯國際對3D封裝技術也有所布局，2014年它與長電科技合資建立中芯長電半導體公司。

中芯長電面向凸塊加工(Bumping)等中段矽片工藝進行代工製造。

2016年中芯長電14納米凸塊加工實現量產。

這也意味著，中芯國際在3D封裝技術上邁出了重要一步。

專業封測廠面臨新挑戰

隨著3D封裝的重要性不斷提升，儘管英特爾、台積電等均表示，開發3D封裝技術的主要目標，並非要與專業封測代工廠(OSAT)競爭，但是這一趨勢必然會對原有產業格局造成影響。

高通公司資深副總裁陳若文就表示，矽片級系統封裝(WLP)和3D系統集成的趨勢，強化了產業鏈上下游之間的內在聯繫，要求各個環節不再是割裂地單獨進行生產加工，而是要求從系統設計、產品設計、前段工藝技術和封測各個環節開展更加緊密的合作。

由於3D封裝需要把不同工藝技術的裸片封裝在一個矽片級的系統里，這就產生了在矽片級進行晶片之間互聯的需要，從而產生了凸塊(Bumping)、再布線(RDL)、矽通孔(TSV)等中段工藝。

以3D封裝為代表的先進封裝市場將在2020年達到整體IC封裝服務的44%，年營收約為315億美元，12英寸晶圓數由2015年的0.25億片增至2019年0.37億片。

對此，市場研究公司Yole Development表示，先進封裝占比的提升，提升了封測廠在產業鏈中的地位，也對封測廠提出新的挑戰。

一方面，封測廠要積極應對上游晶圓廠在中道技術方面的布局;另一方面，通過SiP技術開闢模組新的市場。

但不論技術走向如何，封測技術在超越摩爾時代起到的作用將會大幅提升。

華進半導體封裝先導技術研發中心有限公司總經理曹立強也表示，現在先進封裝技術之所以越來越受到關注，是因為在整個集成電路製造產業中，封裝的作用會越來越突出，尤其是在未來集成化的發展和異質集成概念出現之後。