7 nm來了，5 nm和3 nm還有多遠？

今天，三星和台積電是唯一能夠提供7nm及以上工藝的兩家代工廠。

但這樣的局面可能會有所改變，因為英特爾和中芯國際正在開發先進的工藝。

英特爾一直在努力推出10nm技術，而中芯國際是否會在2020年底出貨7nm，還值得繼續觀察。

（英特爾的10nm工藝類似於代工廠的7nm工藝。

）

與此同時，在高級節點三星和台積電正在使用當今的finFET電晶體發布7nm工藝，兩家供應商都將把finFET擴展到5nm。

與傳統的平面電晶體相比，finFET 是類似3D的結構，具有更好的性能和更低的泄漏。

然後，在3nm工藝節點，三星正從finFET轉向一種稱為納米片FET 的新電晶體架構，這是一種finFET的演變。

與此同時，台積電尚未披露其3nm計劃。

消息人士表示，台積電顯然正在評估幾種選擇，包括納米片，納米線和增強型finFET。

英特爾，台積電和其他公司也正在研究新形式的高級封裝作為可能的擴展選項。

儘管如此，電晶體技術可以在3nm的各個方向發展。

FinFET仍在發揮作用，但該技術需要一些突破。

根據一個在景觀中具有可見性的組織的路線圖，業界很可能需要為3nm和/或下一個2nm半節點的過渡做好準備。

「5nm的仍然是一個鰭片FET，那麼，讓我們說在N3，我們正在進入從finFET到其他設備架構的過渡期。

我們相信這是一個納米片。

」Naoto Horiguchi，在邏輯程序主任IMEC 。

納米片FET是一種全面的柵極 （GAA）架構。

這不是唯一可能出現的情況。

「這個行業非常保守。

他們將儘可能地擴展finFET，「Naoto Horiguchi說。

「在3nm處，我們有一個使用finFET的窗口。

但就整體改進而言，我們需要針對finFET進行多項工藝創新。

那麼晶片製造商是保持7nm還是遷移到5nm，還是3nm甚至新的半節點？7nm為大多數應用程式提供了足夠的性能，這就是為什麼它將成為一個長期運行的節點。

超過7nm，桌面上有幾個高性能選項，所有選項都有更高的成本，這些新技術是否會按時出現還有待觀察。

代工廠的困境

幾十年來，IC產業一直與摩爾定律保持同步，摩爾定律規定器件中的電晶體密度每18到24個月會增加一倍。

因此，在這種節奏下，晶片製造商推出了一種具有更高電晶體密度的新工藝技術，使業界能夠降低每個電晶體的成本。

在每個節點，晶片製造商將電晶體規格縮小了0.7倍，使業界能夠在相同功率下提供40％的性能提升，並將面積減少50％。

但隨著時間的推移，IC設計成本也在不斷上升。

根據Gartner的說法，設計28nm平面器件的成本從1000萬美元到3500萬美元不等。

據Gartner稱，相比之下，設計7nm片上系統（SoC）的成本從1.2億美元到4.2億美元不等。

成本趨勢改變了IC行業的格局，較少的IC公司可以在最先進的節點上承擔設計成本。

這些公司中的許多公司現在依靠代工廠來滿足其生產需求。

更少的客戶，加上製造成本的飆升，影響了前沿的晶圓代工領域。

例如，16nm / 14nm市場中有五家晶片製造商/代工廠 - GlobalFoundries，英特爾，三星，台積電和聯華電子。

中芯國際也在研究14nm finFET。

但在7nm處出現了較大轉變，由於流程和製造成本持續上升，且投資回報值得懷疑。

因此，GlobalFoundries和UMC去年停止了各自的7nm工藝工作，這兩家公司仍然活躍在16nm / 14nm市場。

展望未來，三星和台積電將在7nm及以後全速前進。

在經過多次延遲之後，英特爾計劃在2019年中期推出10納米，其中7納米將在2021年推出。

另外，中芯國際將在年底實現14nm工藝量產。

但並非所有代工廠客戶都需要高級節點。

28nm及以上的市場仍然蓬勃發展。

「這取決於產品供應，」Gartner的工作人員說。

「有些產品需要最高性能。

設計人員仍然可以使用舊節點。

具有非要求流程的設計可以與N-1和N-2節點一起使用。

「

「從經濟角度來看，現在有多少公司可以買得起矽？這個數字在縮小。

對於非常非常高性能的市場，總會有這種需求。

但在供應鏈中，從數量的角度來看，鴻溝正在逐漸拉開。

有朝一日，最前沿需要7,5和3nm。

但是其他所有人都放慢了速度，「 聯華電子公司業務管理副總裁Walter Ng說。

5nm VS 3nm

台積電在2018年初達到了一個重要的里程碑，成為世界上第一家出貨7nm的供應商。

後來，三星進入了7nm的比賽。

通常，根據ICFET和TEL，基於finFET，7nm晶圓代工工藝由56nm至57nm柵極間距和40nm金屬間距組成。

在其第一版7nm中，台積電採用193nm浸沒式光刻和多次圖案化。

今年晚些時候，台積電將推出採用極紫外（EUV）光刻技術的7nm新版本。

EUV簡化了流程步驟，但它是一項昂貴的技術，具有一系列挑戰。

現在，台積電正準備在2020年上半年推出新的5納米工藝。

台積電的5納米工藝速度提高了15％，功耗比7納米低30％。

將於明年推出的第二版5nm版本的速度提高了7％。

兩個版本也將使用EUV。

台積電正在為5納米獲得一些牽引力。

國際商業戰略（IBS）執行長漢德爾•瓊斯（Handel Jones）表示，「預計蘋果，海思和高通將在2020年實現5納米的大批量生產。

」 「到2020年第四季度，晶圓產量將達到每月40,000至60,000片晶圓。

」

台積電5納米的採用率低於7納米。

首先，5nm是一個全新的過程，具有更新的EDA工具和IP。

此外，它的成本更高。

Gartner表示，一般來說，設計5nm器件的成本從2.1億美元到6.8億美元不等。

一些晶片製造商希望從7nm開始遷移，而不需要5nm的高成本。

因此，台積電最近推出了一種新的半節點選項，稱為6nm，這是一種低成本選擇，需要進行一些權衡。

「N6和N5的數字看起來非常接近，但它們仍有很大的差距，」台積電執行長CC Wei在最近的一次電話會議上表示。

「對於N5與N7相比，邏輯密度增加了80％。

N6與N7相比僅為18％。

因此，您可以看到邏輯密度和電晶體性能存在很大差異。

因此，N5中晶片的總功耗較低。

如果你進入N5，會有很多好處。

但是，N5是一個完整的節點，客戶需要時間來設計他們的新產品。

N6的美妙之處在於，如果它們已經在N7中設計，它們只花費很少的努力。

他們可以進入N6並獲得一些好處。

根據他們的產品特性和市場，（客戶）將決定去哪一個。

「

與此同時，三星最近推出了5nm，將於2020年上半年推出。

與7nm相比，三星5nm finFET技術的邏輯面積增加了25％，功耗降低了20％，性能提高了10％。

三星還推出了新的6nm半節點，為客戶提供了另一種選擇。

「6nm具有7nm的可擴展性優勢，IP可以重複使用，」三星代工業務營銷副總裁Ryan Lee說。

然後，在其路線圖上，三星也正在開發4nm finFET工藝。

到目前為止，關於這項技術的公開信息很少。

在5nm之後，下一個完整節點是3nm。

但是3nm的研發資金巨大。

據IBS稱，設計3nm器件的成本從5億美元到15億美元不等。

據IBS稱，工藝開發成本從40億美元到50億美元不等，而工廠的開發成本在150億到200億美元之間。

「基於相同的成熟度，3nm電晶體的成本預計將比5nm高出20％至25％，」IBS'Jones說。

「與5nm finFET相比，預計性能提高15％，功耗降低25％。

」

三星是迄今為止唯一宣布3nm計劃的公司。

對於該節點，代工廠將轉向一種稱為納米片的新型全門技術。

台積電尚未披露其計劃，讓一些人相信它落後於曲線。

「在3納米，三星在2021年初期大批量生產的機率很高，」瓊斯說。

據消息人士稱，台積電在3nm處正在研究納米片FET，納米線FET甚至finFET。

擴展finFET的一種方法是在通道中使用高遷移率材料，即鍺。

今天的finFET器件在溝道中使用矽或矽鍺（SiGe）。

較大的鍺混合物可用於提高溝道遷移率，這是指電子在器件中移動的速度。

控制缺陷是這裡的挑戰。

擴展finFET是有道理的，3nm finFET提供了今天的5nm finFET的遷移路徑。

但也有一些挑戰。

理論上，當鰭片寬度達到5nm時，finFET達到極限，接近今天的水平。

「今天，我們在標準單元中使用兩個鰭片用於NMOS和兩個鰭片用於PMOS，」Imec的Naoto Horiguchi說。

「在3nm的一個重要方面，我們需要在標準單元設計方面採用單鰭架構。

單翅必須具有足夠的駕駛性能。

為了將finFET擴展到N3，我們需要一種特殊技術來增強單鰭功率和/或減少後端寄生效應。

「

除了高移動性finFET之外，桌面上的下一個選項是全能門。

2017年，三星推出了3nm的所謂多橋通道FET（MBCFET）。

MBCFET是納米片FET。

三星首款MBCFET將於2020年投入風險生產。

納米片與finFET相比具有一些優勢。

在finFET中，柵極纏繞在鰭片的三個側面上。

在納米片中，柵極位於鰭片的四個側面，可以更好地控制電流。

與5nm相比，三星納米片FET的邏輯區域效率提高了45％，功耗降低了50％，性能提高了35％。

「finFET結構在可擴展性方面有一些限制，因為電源電壓不能降低到0.75以下。

我們利用這種納米片結構進行了創新，將電源電壓降低到0.7伏以下，「三星的李說。

接下來是什麼？

在研發領域，業界正在研究如何在先進節點上改善全門和全向FET。

此時，全柵極器件僅比finFET提供適度的縮放提升。

例如，Imec之前的納米片具有42nm的柵極間距和21nm的金屬間距。

相比之下，5nm finFET可具有48nm柵極間距和28nm金屬間距。

在實驗室中，Imec展示了p型雙堆疊柵極全向器件的可擴展性，該器件在通道中具有鍺。

使用無擴展方案，Imec開發出一種柵極長度約為25nm的納米線。

這也可以針對納米片進行調整。

與之前的版本一樣，導線尺寸為9nm。

鍺可以發揮作用，將finFET擴展到5nm以上。

Imec展示了具有創紀錄的Gmsat / SSsat和PBTI可靠性的Ge nFinFET。

這是通過改進替換柵極高k工藝來完成的。

然而，還有待觀察的是，finFET技術是否會擴展到3nm。

目前還不清楚納米片是否會按時出現。

事實上，在不斷變化的環境中存在許多未知和不確定因素，並且沒有明確的時間表來確定何時會有更多的清晰度。