代工廠22納米的「三國殺」

韓繼國 編譯 智慧產品圈 今天

引言

體矽CMOS，FD-SOI和FinFETs都在差異化競爭上扮演了重要角色，但是晶片製造商在28納米之後會走向何方呢？無疑，22納米是一個更有吸引力的節點，它既是28納米的延伸，又具有比28納米更好的性能和低功耗，同時擁有比16納米/14納米更低的成本優勢。

所以，幾家主流晶片代工廠都在積極部署備戰22納米代工市場。

過去的一兩年中，在引入新的22納米工藝之後，代工廠正在加快生產技術的步伐，並準備在這場22納米工藝的爭奪戰中一決勝負。

格羅方徳、英特爾、台積電和聯電正在開發或擴展其在22納米上的努力，有跡象表明，這個節點可以服務汽車、物聯網和無線應用等大量業務。

但代工客戶在22納米仍面臨一些艱難選擇，因為各家的22納米工藝是不相同的。

此外，還存在一個EDA工具或IP能否完全支持的擔憂。

代工廠商力推22納米的原因有很多。

首先，這個節點在經過多年的業務增長後，代工業面臨著28納米的放緩和產能過剩。

因此，很多供應商都認為22納米是一種可以帶來新增長的方式。

此外，22納米填補了代工客戶的空白。

許多在28納米及以上的客戶正在考慮移動到16納米/14納米，但是在這些節點上的選擇僅限於鰭型場效應電晶體（FinFETs），它們比傳統的平面電晶體昂貴很多。

圖1：FinFETs vs 平面電晶體

（來源：Lam Research）

因此，對他們來說，22納米是一個令人信服的選擇。

22納米提供了比28納米更好的性能，但它比16納米/14納米及以上的鰭型場效應電晶體要便宜。

但是，從指定的代工廠中選擇22納米工藝可能與在其他代工廠選擇的22納米工藝不盡相同。

市場上存在三種不同版本的22納米工藝：

• 台積電和聯電正在開發22納米平面CMOS工藝。

• 格羅方徳正在研發的22納米平面FD-SOI技術。

• 英特爾正在推行的低功耗22納米FinFETs技術。

其他還有三星正在開發一種18納米平面FD-SOI技術。

無論是22納米還是18納米，代工廠瞄準的都是相同的客戶，這意味著代工廠之間的競爭將進一步加劇。

「22納米會成為下一個的熱門節點嗎？我的評估是肯定的，」Arm物理設計市場部副總裁凱爾文•洛說，他也是一位資深代工業人士。

「我不相信誰肯定會贏，誰肯定會輸，因為設計的考慮是不同的。

」

當然，22納米和18納米不一定適合所有的人或所有的應用。

如前所述，晶片製造商可以選擇停留在28納米及以上，或者跳過22納米和18納米直接遷移到16納米/14納米。

此決策基於晶片的應用領域，以及諸如功耗、性能、晶片面積、交付計劃和成本等傳統考量。

體矽CMOS

目前一些人認為22納米是一個獨立市場，而另一些人則認為22納米屬於28 納米的範疇。

研究公司IBS（International Business Strategies）將四個節點（28納米、22納米、20納米和18納米）歸入同一個通用類別。

IBS預計，這一市場在2018年總計將達到115億美元，比2017年下降2.8%。

IBS預計，到2019年，22納米的市場僅增長0.6%。

這個節點的實際增長預計將在那之後發生。

在這一點上，28納米是這個類別中產量最大的節點。

根據IBS的數據，在2017，僅28納米代工工藝市場就有100億美元的業務。

然而，在2018，28 納米基本持平，並且有些產能過剩。

一些但並非全部的28納米客戶正在考慮遷移到高級節點。

中國正在創造更多的28納米代工容量，從而有助於市場脫離困境。

最重要的是，22納米開始吞噬28納米市場。

IBS執行長Handel Jones說：「22納米是2018的28納米代工市場的10%。

我們認為隨著時間的推移22納米會成為一個大的節點。

」

在22納米的三種類型（平面體矽CMOS、FD-SOI和FinFETs）中，以體矽CMOS最為知名，因為多年來它一直是晶片工業的支柱。

CMOS用於平面型和FinFETs電晶體，而FD-SOI使用專門的絕緣體上矽晶片，該晶片在襯底中加了薄的絕緣層。

每種類型都有其優缺點。

體矽CMOS最便宜，但是2DCMOS電晶體容易發生靜態泄漏，這是引入FinFETs的關鍵原因之一。

控制泄漏允許晶片製造商增加時鐘頻率，但速度必須與動態功耗密度平衡。

FD-SOI採用平面結構實現同樣的功能，同時增加襯底偏置選項來控制功耗。

缺點是，FinFETs和FD-SOI都比CMOS更昂貴。

所有這些22納米選項都旨在贏得新的業務，而不採用既費時又昂貴的多重曝光技術。

這就是為什麼在2011年引入的28納米節點成為許多高級IC設計的熱點，它平衡了應用的性能和成本。

根據IBS的數據，28納米平面型器件的平均設計成本為5130萬美元，而16/14納米晶片的平均設計成本約為1.063億美元。

因此，儘管格羅方徳、台積電、聯電和其他公司提供了16/14納米的FinFETs，但大多數設計仍然在老節點上流片。

圖2：IC設計成本升級（來源：IBS）

「當你選擇FinFETs的時候，你的掩膜和設計成本會有很大的提高，」IBS的瓊斯說。

「FinFETs有利於數字邏輯電路，但不適合做RF，混合信號對FinFETs是一個挑戰。

」

FinFETs是高性能應用的理想選擇，但該技術受到其他方面的限制，因為很難將射頻和模擬與等比例微縮結合起來。

為了填補這一空白，幾家代工廠幾年前就開始開發22納米。

22納米為那些想要超過28納米的性能、又不願意或負擔不起16納米/14納米及以上的客戶提供了選擇。

22納米是物聯網、混合信號和射頻的理想選擇。

它比16納米/14納米便宜，因為22納米器件的平均IC設計成本是7030萬美元，根據IBS。

「我們預計，22納米將有一個較長的生命周期和合理的量，」聯電的企業營銷總監約翰•陳說，「替代直接從28納米遷移到14納米的FinFETs，它將給客戶提供一個從他們現有的28納米設計遷移到有吸引力的超低泄漏的工藝選擇。

」（22納米）受益於相比14納米較低的掩模和設計成本。

22納米還為晶片製造商提供了相對無痛的升級路徑，他們的設計一般都在65納米、55納米和40納米，這是許多成本敏感的設計範圍。

「當一組產品遷移到下一個節點時，它將在22納米處呈現一個大的波動，」Arm的Low說。

「這將發生在成本是合適的時候，這也是IP的可用性。

一旦這兩點結盟，預示著市場將要起飛。

」

在多個22納米選項中，台積電和聯電開發的平面體矽CMOS基本上是當今28納米CMOS技術的縮放版本。

像28納米一樣，它也採用了高k /金屬柵極、銅互連和低k電介質等技術。

這種技術有利有弊。

有利的是，它是28納米的延伸，晶片製造商可以使用相同的設備和工藝流程。

弊的是，體矽技術由於接近20納米而受到短溝道效應的影響。

反過來會降低器件中的亞閾值斜率或開關特性。

在傳統的電晶體中，柵極下面的溝道區域耗盡了移動電荷，使摻雜的原子電離。

「這些原子的電荷連同柵極功函數一起設定閾值電壓，耗盡區的深度控制電場。

在耗盡區之下是中性矽和許多運動的載流子，」泰瑞•胡克解釋說，他是一位半導體專家，也是IBM的前技術人員。

但是，隨著技術的推進，矽體CMOS電晶體容易出現一種稱為隨機摻雜波動的現象。

簡單地說，這會導致溝道中摻雜原子的變化。

結果導致體矽CMOS電晶體的行為產生偏差，並且還可以在閾值電壓方面產生隨機差異。

格羅方徳生產線高級主管Jamie Schaeffer在最近的一段視頻中說：「體矽平面技術受到大的隨機摻雜波動的限制，它導致了電晶體在高級節點上的失配和偏差。

」

解決這個問題的一種方法是採用完全耗盡型電晶體，如FD-SOI和FinFETs。

晶片專家Hook說：「在FinFETs和FD-SOI中，溝道摻雜被最小化，並且在匹配中得到一次性的益處。

」

儘管如此，兩家代工廠—台積電和聯電—仍計劃用22納米版的CMOS技術突破體矽CMOS的極限。

儘管面臨挑戰，22納米的體矽仍有一定的吸引力。

「我認為一些客戶正在利用密度/速度/功耗的優勢，從28納米遷移到22納米。

台積電預計，大約20%的28納米/22納米用戶會選擇22納米，「Gartner的分析師Samuel Wang說。

「FD-SOI適用於低功耗的小器件應用。

22納米體矽是流行的28納米的微縮版本。

大多數設計者都習慣於這種設計方法，它具有更廣泛可用的物理IP。

」

與此同時，台積電最近披露了更多關於其先前宣布的22納米技術的細節，該技術涉及兩個工藝平台。

第一種技術是22納米超低功耗（ULP）平台，適用於要求更高性能的低功耗應用。

第二是22納米超低泄漏（ULL）平台，主要針對超低功耗器件。

「對於物聯網和射頻/模擬應用，它們的應用空間很廣，」台積電研發副總裁Cliff Hou說。

「一個技術很難覆蓋兩個應用，這就是為什麼我們需要分別優化它們。

」

22納米的ULP具有0.8至0.9伏特的工作電壓。

台積電還披露了一個新的22納米規格ULL，工作電壓0.6伏，該版本將在2019年4月發布。

除了技術規範之外，代工客戶還必須核查EDA工具和IP對工藝的支持。

這是最棘手的，因為代工廠提供廣泛的EDA / IP支持大都在22納米節點之外。

代工廠一方面依賴於第三方EDA工具，對於指定的工藝開發自己的IP，一方面也依賴於第三方IP。

對他們來說EDA供應商和IP技術可選擇的範圍很廣。

但是作為一個主要的IP開發項目，22納米標誌著台積電開始進入嵌入式MRAM和電阻RAM領域。

嵌入式存儲器被集成在微控制器（MCU）中，MCU使用NOR Flash用於嵌入式存儲器應用，例如代碼存儲。

然而，NOR在28納米以下工藝製作是困難的，這促使需要開發下一代存儲技術，如MRAM和RRAM。

新的存儲器類型結合了SRAM的速度和快閃記憶體的非易失性，具有很高的耐用性。

Microchip正計劃將其擁有的嵌入式快閃記憶體技術—稱為超級快閃記憶體，遷移到22納米。

「一旦28納米技術合格，我們計劃支持FD-SOI和/或22納米技術，」Microchip子公司矽存儲技術（SST）市場總監Vipin Tiwari說。

「因為22納米節點比28納米麵積縮小，所以在這些節點上很可能需要超級快閃記憶體技術，EMRAM和超快閃記憶體技術可以根據最終應用共存。

在第三方IP方面，Arm已經為台積電的22納米工藝開發了物理IP，如標準單元庫、通用I/O和內存編譯器等。

在EDA方面，一些大型EDA廠商開始支持台積電的22納米技術。

「22納米的能效因代工工藝而異，在如何進行光刻以及它們提供多少DFM能效方面存在一些細微差異，」西門子公司Mentor的產品營銷總監Michael White說。

「需要注意的是，由於這是一個新的節點變體，所以在成功完成設計的所有檢查（sign-off）和後續工具之間總是存在時間滯後或質量差異。

但一個fabless客戶願意利用行業的黃金期承受流片的高風險。

」

聯電也在開發一個22納米體矽CMOS工藝。

「聯電正在為22納米工藝確定最終的客戶規範，預計將在2020年投產，」聯電的Chen說。

「該技術節點的特點是優化了性能和功耗，與28納米相比面積縮小約10%，具有超低功耗和射頻/毫米波優勢。

」聯電的22納米平台將是一個具有成本效益的解決方案，為平面型高k/金屬柵技術，包括移動（5G和其他無線）、物聯網和汽車行業的廣泛應用服務。

」

FD-SOI

格羅方徳是第一個進入22納米競賽的選手。

三年前，公司推出了22納米的FD-SOI技術。

有一段時間，三星已經提供了28納米的FD-SOI和18納米版本的樣品。

此外，格羅方徳正在開發一種12納米的平面型FD-SOI，預計將於2022年問世。

一般來說，22納米或18納米的FD-SOI不能與16納米/14納米的場效應管競爭，它們以很少的重疊服務於不同的市場。

FD-SOI使用專用的SOI晶片，它在襯底中集成了薄的絕緣層（20至25納米厚）。

該層將電晶體與襯底隔離，從而阻止器件中的泄漏。

FD-SOI也是基於平面的、完全耗盡型的結構。

格羅方徳的Scheffer說，「這基本上消除了隨機摻雜波動，提供了優越的失配和靜電學以改善亞閾值斜率。

」

圖3：體矽 vsFD-SOI，FD-SOI通過柵極以及極化襯底的方式控制電晶體的行為。

（來源：意法半導體）

格羅方徳的22納米FD-SOI技術，又稱為22FDX，在溝道中結合了高k/金屬柵和鍺矽。

它提供了30%的更高的性能和45%的低功耗相比28納米，於2017年初開始投入生產。

最近，格羅方徳增加了更多的組合能力。

「亞6GHz射頻、毫米波、超低泄漏和超低功耗擴展均已合格生產，」Schaeffer說。

FD-SOI有吸引力的兩個特點是低功耗和襯底偏置電壓。

它可以在0.8伏時得到910μA/μm（856μA/μm）的驅動電流，工作電壓可下降到0.4伏。

「襯底偏置是通過使電晶體的後端柵極極化來動態地控制電晶體的閾值電壓(Vth)的能力。

Vth是一個通過複雜的摻雜工藝才能確定的參數，現在可以通過軟體動態地編程，」Soitec的產品營銷經理Manuel Sellier說。

「設計者可以使用這個特性來動態地管理電路中的泄漏，並且有效地補償靜態（工藝）和動態變化（溫度、電壓和老化），其結果是在超低功耗下獲得4X至7X的能效增益。

FD-SOI還支持前置偏置。

根據STMicroelectronics的說法，當襯底的極化為正時，電晶體可以更快地開關切換。

然而FD-SOI有三個缺點：成本、生態系統和採用。

多年來，FD-SOI的採用有限。

英特爾、台積電、聯電等公司從未採用FD-SOI，稱體矽CMOS可以更好的成本實現高性能器件。

SOI晶圓每片售價從370美元到400美元，相比之下，體矽CMOS晶圓的售價為100美元至120美元。

但是FD-SOI具有較少的掩模版數量，從而補償了晶片成本。

根據IBS，FD-SOI有22至24個掩模步驟，而相當多的體矽CMOS工藝有27至29個掩模步驟。

FD-SOI正在縮小差距。

「我們現在正在研究體矽CMOS的極限，」IBS公司的瓊斯說。

「22納米FD-SOI的電晶體成本不超過22納米HKMG（高k/金屬柵）電晶體成本的5%。

22納米FD-SOI比22納米HKMG低30%至50%的功耗，這對於可穿戴和物聯網設備十分重要。

」

另外一點，FD-SOI社區在EDA/IP生態系統方面比較滯後。

「22納米FD-SOI的IP生態系統正在加強，但22納米HKMG體矽CMOS具有更廣泛的IP生態系統，」瓊斯說。

趨勢正在轉變。

Cadence、Mentor和Synopsys已經開始了為支持格羅方徳FD-SOI技術的各種EDA工具認證。

Mentor總裁兼執行長Wally Rhines說，「集成FD-SOI工藝對RF有獨特的能力，而其他工藝很難做到。

」

FD-SOI還有一些其他的優點。

「雖然FinFETs可以做到近乎零泄漏，但仍有動態功耗。

FD-SOI的優點之一正是動態功耗。

如果把電壓從1伏降到0.6V，那就等於降低了65%的功耗。

FD-SOI在動態地改變功耗和性能平衡方面具有一定優點，」Rhines說。

其他選擇

去年英特爾推出了22納米的FinFETs低功耗版本。

從那時起，英特爾對何時兌現此工藝一直保持沉默。

儘管在即將舉行的IEDM會議上，英特爾計劃發表一篇有關22納米的嵌入式MRAM技術的論文。

圍繞22納米有許多動向，但是目前還不清楚市場能做多大，哪種技術會占上風。

現在說22納米究竟是一個最佳手段還是一個利基行為還有些為時過早。

每種技術都有它的位置，但某些技術可能會獲得比其他技術更多的青睞。

（原文譯自：SEMICONDUCTOR ENGINEERING - BY: MARK LAPEDUS，謝謝。

）

—END—

【CICE】2019深圳(國際)集成電路技術創新與應用展(第十屆)，全國唯一聚焦智慧家庭產業晶片技術創新與應用的電子展，展覽面積再升級3萬平米，500展商5萬買家，門鎖、安防、照明、家電、智能硬體企業與5G、AI晶片、NB-IoT、WiFi、ZigBee、指紋識別、人臉識別、雲平台、數據算法等領先技術供求對接。