領先台積電一年,三星發布3nm GAA工藝 PDK...
文章推薦指數: 80 %
3nm!5月14日,在三星的代工論壇活動中,三星發布了其第一款3nm工藝的產品設計套件(PDK) alpha 0.1版本,旨在幫助客戶儘早開始設計工作,提高設計競爭力,同時縮短周轉時間(TAT)。
這一宣布的特別之處在於,3nm是三星打算推出下一代環繞柵極 Gate-All-Around(GAA)技術以取代FinFET的工藝節點。
這個被稱為當前FinFET
技術進化版的生產技術,能夠對晶片核心的電晶體進行重新設計和改造,使其更小更快。
而根據國際商業戰略諮詢公司(International Business Strategies) 執行長Handel Jones 表示,目前三星正透過強大的材料研究讓晶圓製造技術獲得發展。
而在GAA 的技術發展上,三星大約領先台積電1 年的時間,而英特爾封面則是落後三星2 到3 年。
與7nm技術相比,三星的3GAE工藝可將晶片面積減少45%,功耗降低50%或性能提高35%。
基於GAA的工藝節點有望在下一代應用中廣泛採用,例如移動,網絡,汽車,人工智慧(AI)和物聯網。
三星計劃通過其3納米工藝的專有MBCFET™(多橋通道FET)技術為其無晶圓廠客戶提供獨特的優勢。
MBCFET™是一種先進的薄而長的線型GAA結構,可堆疊薄而長的納米片,如紙張,以提高性能和功率效率,以及與pinpet工藝的兼容性。
它具有利用技術的優勢。
平面FET,FinFET,GAAFET,MBCFET™電晶體結構
超越FinFET:GAA
在過去十年中,基於邏輯的工藝技術創新的主要驅動力是FinFET。
與標準平面電晶體相比,FinFET在工藝節點減小時允許更好的性能和電壓縮放,從而最大限度地減少了電晶體限制的負面影響。
FinFET通過在垂直方向上縮放來增加電晶體的溝道和柵極之間的接觸面積,與平面設計相比允許更快的切換時間和更高的電流密度。
然而,就像平面電晶體一樣,FinFET電晶體最終會達到一個極限點,隨著工藝節點的收縮,它們無法伸縮。
為了擴大規模,通道和柵極之間的接觸面積需要增加,實現這一點的方法是採用Gate-All-Around(GAA)的設計。
GAA調整電晶體的尺寸,以確保柵極不僅在頂部和兩側,也在通道下方。
這使得GAA設計可以垂直堆疊電晶體,而不是橫向堆疊。
基於GAA的FET(GAAFET)可以具有多種形狀因子。
大多數研究都指向基於納米線的GAAFET,具有較小的通道寬度並使通道儘可能小。
這些類型的GAAFET通常可用於低功耗設計,但難以製造。
另一種實現方式是使通道像水平板一樣,增加通道的體積,從而提供性能和擴展的好處。
這種基於納米片的GAAFET是三星所謂的多橋通道FET或MBCFET,它將成為該公司的商標名稱。
在平面電晶體縮放到22nm/ 16nm左右的情況下,當我們從22nm/ 14nm下降到5nm和4nm時,FinFET是理想的。
三星計劃在其3nm設計上推出基於納米片的GAAFET,完全取代FinFET。
3nm PDK
當半導體公司在給定工藝上設計新晶片時,他們需要的工具之一是來自代工廠的設計套件(PDK)。
例如,對於在14nm晶片上創建Arm晶片的人來說,他們會調用Arm並要求為三星、台積電或GlobalFoundries提供的Cortex-A55設計套件,該套件已針對該流程進行了優化。
對於14nm,這些設計套件非常成熟,根據您是否需要高頻率或低功耗優化,Arm可能會提供不同的版本。
然而,對於一個新的工藝技術時,PDK會經歷alpha和beta版本。
PDK包含流程的設計規則,以及用於實現功耗和性能最佳的優化。
三星在今天推出其第一代3nm alpha版PDK,用於採用MBCFET的第一代3nm工藝。
三星將此流程稱為「3GAE」流程,這個alpha版本將允許其合作夥伴開始掌握其3GAE流程的一些新設計規則。
三星在其首個3GAE流程中做出了許多承諾。
其中一個標題是將工作電壓從0.75伏降低到0.70伏。
與7nm相比,三星的3GAE工藝旨在將晶片面積減少45%,功耗降低50%或性能提高35%。
三星表示,這些性能數據基於對頻率很重要的關鍵路徑使用較大寬度的單元,而對於非關鍵路徑使用較小寬度單元,其中節能是至關重要的。
從中可以看出其中的一些:三星預計其3GAE流程將在2020年首次提供客戶流片,2020年末風險生產,2021年末批量生產。
除了3GAE之外,三星已經預測其第二代3nm工藝將被稱為3GAP,重點是高性能操作。
3GAE將於2021年投入風險生產,大規模生產可能在2022年。
PDK工具和EDA合作夥伴
PDK工具包括SPICE,DRC,LVS,PEX,P-Cell,Fill Deck和P&RTechfile。
EDA合作夥伴包括Cadence,Mentor和Synopsys。
(整理自:anandtech、三星官網、technews)
領先台積電一年,三星發布3nm GAA工藝 PDK ! 明年可流片,全面超越FinFET
3nm!5月14日,在三星的代工論壇活動中,三星發布了其第一款3nm工藝的產品設計套件(PDK) alpha 0.1版本,旨在幫助客戶儘早開始設計工作,提高設計競爭力,同時縮短周轉時間(TAT)...
從7nm到3nm GAA,三星為何激進地採用EUV?
來自:集微網 文/樂川 隨著聯電、格芯先後退出半導體先進工藝競賽,目前仍有實力一爭高下的,僅剩下台積電、三星和英特爾。就當前進展而言,台積電公布的7nm晶片已有50多款在流片,可算是遙遙領先。英...
同樣是10納米製程,遲到的Intel有沒有更厲害些
數讀:2009年至今,ARM處理器製程從45nm躍進至10nm,加之架構迅速疊代,性能提升了100倍——iPad Pro自詡超越80%的便攜PC,Mali-G71揚言媲美中端筆記本獨顯。
Intel要捍衛摩爾定律,稱10nm工藝技術、成本都有優勢
在新一代10nm工藝節點上,TSMC、三星的進度都要比Intel更快,Intel的10nm工藝本應在今年下半年問世,但有可能延期到2018年,以致於子公司Altera的FPGA代工都有可能重新回...
22nm大戰一觸即發,新的甜蜜節點?
來源:本文由半導體行業觀察翻譯自semiengineering,作者MARK LAPEDUS,謝謝。28nm及以上節點的許多代工客戶正在開發新的晶片,並正在探索遷移到16nm / 14nm及更高...
歐界:三星和台積電死磕半導體工藝,IBM卻悄悄研發5納米晶片
歐界報導:6月5日,IBM宣布與三星GF已經聯手研發出了世界上第一個5納米製程的晶片。IBM在一個指甲大小的晶片上,從集成200億個7納米電晶體飛躍到了300億個5納米電晶體。此消息一出,立即在...
三星2021年量產3nm工藝 性能提升35%
在智慧型手機、存儲晶片業務陷入競爭不利或者跌價的困境之時,三星也將業務重點轉向邏輯工藝代工。在今天的三星晶圓代工SFF美國分會上,三星宣布四種FinFET工藝,涵蓋了7nm到4nm,再往後則是3...
英特爾10nm工藝發布,正面PK友商
上月,國際半導體巨擘英特爾在北京舉行了其近十年來在華的首次製造工藝的技術介紹。此次會議英特爾眾多高管悉數出席。會上英特爾首次公布了自家最新的10nm工藝技術細節,並深度解析摩爾定律,並揭示目前關...
Intel遲到的10nm工藝終於要來了,並展望物理極限3nm
Intel今天在北京舉行了精尖製造日大會,會議上Intel正式向我們宣布了10nm製程一些技術細節,並且在全球範圍內首次展出10nm的晶圓。Intel表示自家的10nm工藝有信心完全勝過台積電、...
Intel 10nm工藝揭秘:台積電/三星7nm都輸了!
Intel 14nm工藝已經連續用了三代,還要再用一次,10nm則因為良品率始終無法達到滿意程度而一再推遲,現在跳票到了2019年,而且上半年還是下半年Intel自己都不確定。相比之下,台積電、...
3納米晶片工藝節點所面臨的難點:開發成本大幅攀升
開發複雜晶片的成本可能高達15億美元,而功耗/性能優勢可能會降低。隨著晶片製造商開始提高市場上的10nm / 7nm技術的供應量,晶片產業鏈上的供應商也正在為3納米(3nm)的下一代電晶體類型的...
主流晶片製造廠工藝水平如何
半導體行業似乎離普通人很遙遠,只是近一年多來中美貿易戰的爆發,將集成電路製造技術推向了媒體的聚光燈下,鋪天蓋地的報導成為眾所關注的焦點。諸如,工藝技術節點是什麼,它和處理器(CPU)有什麼相關性...