從7nm到3nm GAA,三星為何激進地採用EUV?

文章推薦指數: 80 %
投票人數:10人

來自:集微網 文/樂川

隨著聯電、格芯先後退出半導體先進工藝競賽,目前仍有實力一爭高下的,僅剩下台積電、三星和英特爾。

就當前進展而言,台積電公布的7nm晶片已有50多款在流片,可算是遙遙領先。

英特爾則仍苦苦掙扎於10nm。

三星近年來逐漸將代工業務視為發展重點誓做「最受信任的代工廠」,並曾揚言要爭取25%的代工市場,在今年其在美國、中國、日本等多地先後舉辦的三星代工論壇(SFF)上還公布了其7nm以後的最新工藝路線圖,展示與台積電拼到底的決心。

按照三星的計劃,2018年晚些時候會推出7nm FinFET EUV工藝,而8nm LPU工藝也會開始風險試產;2019年推出7nm的優化版,即5/4nm FinFET EUV工藝,同時面向RF射頻、eMRAM等晶片的18nm FD-SoI工藝開始風險試產;2020年推出3nm EUV工藝,同時電晶體架構從FinFET轉向GAA( Gate-All-Around)。

三星將GAA視為7nm節點之後取代FinFET電晶體的新一代候選技術。

由於台積電要到第二代7nm工藝N7+上才會使用EUV工藝,因此三星算是首家大規模量產EUV工藝,激進的三星在7nm工藝就直接上EUV,未來的5/4/3nm節點也會全面使用EUV工藝。

據悉,目前三星已經在韓國華城的S3生產線上部署了ASML的NXE3400 EUV光刻機,這條生產線是由原本的10nm工藝改造而來,EUV產能據稱已經達到了大規模量產的標準。

除此之外,三星還將新建一條EUV工藝專用的產線,計劃在2019年底全面完成後,2020年實現EUV量產。

三星代工業務首席工程師Yongjoo Jeon在今年5月份的論壇上表示,三星將使用內部開發的EUV光罩檢測工具,這是一個重要的優勢,因為還沒有類似的商業工具被開發出來。

此外,三星也在開發EUV微影光阻劑,並有望在今年稍晚達到大規模量產要求的目標良率。

為何三星如此堅定地在其首個7nm就激進地採用EUV技術?據其表示,採用EUV是綜合許多因素考慮的結果,包括EUV設備是否準備好,成本、多重曝光複雜性、保真度和間距縮放等。

至少對三星自家的7nm而言,(柵極)間距可以控制在單次曝光,這使得整個光刻工藝流程減少了與曝光相關的大部分設計複雜性,例如塗色步驟對某些代工廠就是非常困難的一段製程。

此外,傳統多重曝光的諸多限制之一就是圖案保真度,所見通常並不是所得。

據三星表示,通過採用EUV,圖案保真度比採用ArF多重曝光提升了70%。

在版圖設計方面,EUV可以簡化布線,甚至在某些情況下可以較少過孔,極大的降低了設計複雜性。

當然,EUV帶來的好處遠不止這些。

三星稱,在存儲應用中,與基於ArF的多重曝光設計相比,採用單次曝光的2D EUV可以版圖布局面積減小最多達50%。

為此,三星將最高密度的SRAM位單元尺寸縮小到0.0262μm²。

半導體業界為EUV已經投入了相當龐大的研發費用,因此也不難理解他們急於收回投資。

雖然目前還不清楚EUV是否已經100%準備就緒,但是三星已經邁出了實現大規模量產的第一步。

問題是,如果技術有了,產能有了,客戶會有誰?目前台積電已經拿下了絕大部分的7nm訂單,本就少之又少的7nm客戶,還會剩下哪些留給三星。

7nm之後,三星押寶GAA

GAA(環繞柵極)相比現在的FinFET三柵極設計,將重新設計電晶體底層結構,克服當前技術的物理、性能極限,增強柵極控制,性能大大提升。

自二十一世紀初以來,三星和其他公司一直在開發GAA技術。

GAA電晶體是場效應電晶體(FET),在通道的所有四個側面都有一個柵極,用於克服FinFET的物理縮放比例和性能限制,包括電源電壓。

IMEC也認為,GAA電晶體將是未來最有可能突破7nm以下FinFET工藝的候選技術。

據三星介紹,自2002年以來,三星專有的GAA技術被稱為多通道FET(MBCFET),MCBFET使用納米片器件來增強柵極控制,顯著提高電晶體的性能。

圖片來源:AnandTech

而業內人士認為,三星所說的MBCFET,其實屬於水平溝道柵極環繞技術(Horizontal gate-all-around,有些文獻中又稱為Lateral gate-all-around,以下簡稱水平GAA,柵極環繞則簡稱GAA)的一種。

儘管並沒有公開對外宣布,但其它的晶片廠商其實也在同一個方向努力,所計劃的啟用時間點也是大同小異。

大家都是採用水平GAA,只不過鰭片形狀各有不同,三星是採用納米板片形狀的鰭片,有些廠商則傾向橫截面為圓形納米線形狀的鰭片。

這些都屬於水平GAA,其它的變體還包括六角形鰭片,納米環形鰭片等。

關於三星的GAA即MCBFET技術何時能量產,該公司此前的規劃是在2020年開始在3nm節點量產,但Gartner代工廠研究副總裁Samuel Wang預計,三星將在2022年左右正式量產GAA電晶體,不過看起來進展速度比預期更快。


請為這篇文章評分?


相關文章 

英特爾10nm工藝發布,正面PK友商

上月,國際半導體巨擘英特爾在北京舉行了其近十年來在華的首次製造工藝的技術介紹。此次會議英特爾眾多高管悉數出席。會上英特爾首次公布了自家最新的10nm工藝技術細節,並深度解析摩爾定律,並揭示目前關...

台積電將邁進5nm時代,遙遙領先同行

根據市場消息,台積電預定在明年第1季進行5奈米製程風險性試產,將是全球第一家導入5奈米製程試產的晶圓代工廠,而依據台積電的時程,將有望在明年底或2020年初進行量產,再度領先全球。

SOI與finFET工藝對比,誰更優?

1999年,胡正明教授在美國加州大學領導著一個由美國國防部高級研究計劃局(DARPA)出資贊助的研究小組,當時他們的研究目標是CMOS技術如何拓展到 25nm及以下領域,顯示有兩種途徑可以實現這...

10nm快登場 還沒弄懂手機處理器工藝嗎

最近看科技新聞,經常看到10nm、7nm處理器工藝最新報導,14/16nm才經歷了兩代產品的更替,不禁概嘆晶片製程的發展日新月異。一直以來的半導體行業,尤其是處理器的工藝製程和架構都是技術宅所關...