摩爾定律未死?台積電研發負責人:電晶體還可縮小至0.1nm
文章推薦指數: 80 %
「毋庸置疑,摩爾定律依然有效且狀況良好,它沒有死掉、沒有減緩、也沒有帶病。
」在第 31 屆 Hotchips 國際大會上,台積電研發負責人、技術研究副總經理黃漢森(Philip Wong)博士在其專題報告中說道。
他甚至在自己的 PPT
中提及,到 2050 年,電晶體的特徵尺寸將到達 0.1nm。
Hotchips 國際大會是每年國際半導體晶片四大國際會議之一,大會主要聚焦於晶片架構、半導體製程以及晶片設計相關的技術。
在第 31 屆會議上,AMD、Intel、NVIDIA、IBM、台積電、三星、ARM等公司都在公布了他們的最新進展,展示的都是當前最新技術及未來的發展計劃。
但黃漢森的報告無疑是其中最抓人眼球的。
黃漢森的驚人發言,不禁讓我們想起就在20年前,微電子學家胡正明教授拿著自己製作出來的第一款 45 納米的 FinFET 電晶體,向工業界證明 200nm 以下是能夠存在半導體電晶體的那一幕。
胡正明團隊的 45 納米 FinFET 器件性能優良,甚至打破了大多數人認為 35 納米將是「摩爾定律」盡頭的迷思,並且他大膽預測該器件能將摩爾定律推廣到 20 納米以下。
而他的預言也在十幾年後得到了驗證,2011年 Intel
推出了首批商用的 FinFet 處理器。
說起半導體,我們不得不提到「摩爾定律」,這是一個神奇的定律,令無數人追趕,由 Intel 創始人之一戈登·摩爾(Gordon Moore)於 1965
年提出。
其主要內容是,在單位面積集成電路上的電晶體數量會以兩年為周期翻一倍。
此定律一經提出,立刻成為行業的標杆,也是如今所有半導體人加班加點的原因,大家都為了這個目標而努力。
對此,黃漢森解讀道,摩爾定律的關鍵在於晶片上電晶體的密度,要想放入更多的電晶體,而這也正是提高晶片性能的關鍵。
在集成電路上擠入更多的電晶體,最直觀的辦法就是縮小電晶體的尺寸,例如提出新器件的結構設計,經典案例就是胡正明成功研製出的
FinFet,它將半導體器件結構的維度從二維提升到了三維,提升了我們對電晶體通斷性質的控制,也很好地解決了由於尺寸縮小而帶來的漏電流過大的問題。
由此,我們的電晶體製程得以從 2002 年的 200 納米工藝進化到到如今的 7 納米工藝,大家似乎都沒有失約。
新材料的出現也能夠幫助我們縮小電晶體的尺寸,例如前幾年很火的二維材料,例如石墨烯、還有以二硫化鉬為代表的二維 TWD 材料等。
它們都有著輕薄的特性,更為重要的是存在於它們中的電子遷移率高,簡單說就是電子在它們中跑得很快。
對此,黃漢森博士指出,二維材料的種類繁多,特性不一,好的材料我們可以慢慢選,大概有 2000
多種,未來的研究方向就像尋找鎢燈絲一樣。
除了縮小尺寸,如果能充分利用晶片上的空間,也可以將更多的電晶體擠進晶片。
換句話說,優化晶片架構是另一條路。
對此,黃漢森搬出了 Moore 定律的原版論文,其中提出了一個觀點——擁有複雜功能的晶片集成。
而這個就是當下晶片架構研究和發展的方向,AMD 公司提出的 Chiplets 架構和台積電提出的「CoWoS」 晶圓級封裝系統集成都是沿著這個方向發展的產物。
最近傳出消息的有著 1.2 萬億電晶體的世界最大 AI 晶片以及華為新發布的華為達文西架構「NPU」,它們的架構與之相當類似。
簡單而言,就是將一個或者多個晶片連同必須的存儲器一起,放在一個晶片晶圓中製作出來,如此一來,晶片間以及晶片與存儲之間的互聯就變得更加緊密,一整塊晶片系統的集成度自然就高了。
更重要的是,這樣的系統功能更加複雜,而且計算下來實現每一個功能的成本(Cost per function)降低。
黃漢森認為,這將是未來晶片技術發展的趨勢之一,任何能夠優化晶片架構和晶片封裝的技術都將快速發展,例如能將不同功能的晶片堆疊起來集成在一起的 3D 封裝技術。
這又是一項將半導體晶片從二維層面拓展到三維的技術,就好像我們現在所說的第四代住宅,每層都有公共院落,每戶都有私家庭院,可種花種菜、遛狗養鳥,可將車開到空中家門口,建築外牆長滿植物。
一棟住宅就是一個小系統,它將之前分散建立在平地上的眾多建築物集成,形成有複雜功能的新型建築。
說回「0.1nm」,這僅僅是黃漢森專題演講 PPT 中的一張,而他並未明確指出到 2050 年,半導體製程會延續到 0.1nm。
畢竟,黃漢森是搞研發也是搞工程的人,說話做事還是有根據的,他通過介紹台積電最新的晶片技術,試圖證明摩爾定律將繼續延續下去。
如今,7nm 的 FinFet 商用晶片早已面世,即將發布的華為麒麟 990 也被爆出採用的是最新的 7nm
工藝。
黃漢森十分自信地表示,5nm 也在緊鑼密鼓的研發中,已經投入試生產,而 3nm 則是台積電的下一個目標。
這不禁讓我們想起 20 年前的胡正明,他預言 FinFet 技術能夠將電晶體尺寸縮小至 20nm 以下,結果一語成讖。
在其背後,我們看到的是人們追逐科技進步的力量。
全球首家,台積電宣布開始研發2nm製程工藝,將於2024年投產
對於半導體行業來說,製程工藝對晶片性能起著極其重要的作用,採用同樣架構的晶片,更先進的製程工藝意味著擁有更多的電晶體數量、更強的性能以及更低的功耗。而現目前最先進的製程工藝便是7nm製程工藝,這...
摩爾定律失效?移動SoC性能已經到了天花板?台積電:還早呢
8月19日消息,台積電全球銷售主管Godfrey Cheng撰寫了一篇博客,文中提及台積電正在積極尋找新的半導體材料以便提升晶片電晶體的數量。因為根據英特爾創始人戈登摩爾在1960年的研究發現,...
摩爾定律「終結」,半導體業會怎麼樣?
業界熟知的摩爾定律(Moore’s Law)在尺寸繼續縮小方面可能己經走到終結,導致業界議論紛紛。然而世界未日不可能到來,因為實際上摩爾定律已經向三個分支發展,包括如下:More Moore:延...
摩爾定律或在2021終結,這會是半導體廠商的噩夢?
50年前,英特爾創始人之一戈登·摩爾提出了摩爾定律:集成電路上可容納的電晶體(電晶體)數目,約每隔24個月便會增加一倍。最近幾十年,這個定律堪稱科技界的鐵律,無論是半導體製造商還是晶片設計商,幾...
摩爾定律依然有效!台積電說他們能做到0.1nm
近年來,晶片製程工藝的研發進度逐步放緩,從早先的10nm,到現在的7nm,不少晶片製造廠舉步維艱,比如英特爾,就卡在10nm工藝上遲遲不見進展;而目前,在晶圓代工領域混得最好的無疑是
詳細解讀7nm製程,看半導體巨頭如何拼了老命為摩爾定律延壽
談起半導體技術的發展,總是迴避不了「摩爾定律」這四個字——當價格不變時,集成電路上可容納的元器件的數目,約每隔18~24個月便會增加一倍,性能也將提升一倍。晶片的製造工藝常常用XXnm來表示,比...
解讀英特爾的「超異構計算」
近日,英特爾公司提出「超異構計算」的概念。英特爾中國研究院院長宋繼強表示受萬物互聯所帶來的數據洪流所推動,海量數據對處理器的性能提出更高要求,且需更具有靈活性,傳統上半導體公司單純發展先進工藝...
中國突破半導體新工藝 先要從這位美籍華人講起
【文/ 觀察者網專欄作者 鐵流】日前,中科院微電子所集成電路先導工藝研發中心在下一代新型FinFET邏輯器件工藝研究上取得重要進展。微電子所殷華湘研究員的課題組利用低溫低阻NiPt矽化物在新型F...
CPU的摩爾定律是不是因為10納米的限制已經失效了?10納米之後怎麼辦?摩爾軼事
【今年剛過去的4月19日是摩爾定律50周年,展望未來的50年,這個話題的討論也變得更有意義】【多圖預警】【黑科技出沒】
3納米?三星「下世代」晶片要碾壓蘋果高通!
自家的 7nm 製程的晶片還沒見到影子,三星就急著用嘴「搶發」了 3nm 工藝。近日,三星在其晶圓製造論壇上公布了一個重磅消息,三星正在開發一個名為 Gate All Around 的技術,它將...
拒絕數字遊戲,英特爾10nm工藝+3D封裝是如何捍衛摩爾定律的
[PConline 雜談]從1983年起,英特爾就是全球最大的半導體公司了,不僅營收規模領先其他半導體公司,而且擁有地球上最先進的半導體工藝——沒錯,英特爾在半導體行業上的優勢就是這麼逆天,直到...
碳納米管成果登上美國《科學》雜誌,助力晶片產業發展
6月28日中國科學家成功使用新材料碳納米管製造出晶片的核心元器件——電晶體,其工作速度3倍於英特爾最先進的14納米商用矽材料電晶體,能耗只有其四分之一。該成果於今年初刊登於美國《科學》雜誌。詳情...
好貨不怕晚 歡迎來到英特爾的10nm 3D世界
一說到2D或者3D,總是讓人想到視覺領域中的效果,然而在半導體領域,3D技術帶來的革命更嘆為觀止,早些年的FinFET和3D NAND只是個開始。從去年12月初英特爾公布新架構路線,到1月初CE...