摩爾定律「終結」，半導體業會怎麼樣？

業界熟知的摩爾定律（Moore’s Law）在尺寸繼續縮小方面可能己經走到終結，導致業界議論紛紛。

然而世界未日不可能到來，因為實際上摩爾定律已經向三個分支發展，包括如下：

More Moore：延續摩爾

繼續走尺寸縮小，目前已達10納米。

More than Moore：擴充摩爾

利用SiP，或者SoC方法將眾多不同製造工藝的晶片集成在一個封裝內,或稱異質集成，包括digital、memory、RF、Analog、MEMS、Sensor。

Beyond Moore：超越摩爾

將採用新的材料及新電晶體架構，如III-V,納米線、納米管、矽光電子等。

在現階段，摩爾定律的三個分支中，「延續摩爾」的部分，即走尺寸縮小的部分遇到了困難。

目前邏輯製程剛進入10納米，預期明年可實現量產。

而下一代節點的7納米製程，要到2018年，其中很大的一個變數，可能採用EUV光刻。

業界尚在探索的是5納米製程，估計要採用新的溝道材料，包括III-V族，或者納米線，或者環柵結構。

但是尺寸繼續縮小下去的另一問題，財務平衡矛盾會顯現。

因為業界預測一個7納米製程的SoC產品設計，費用可高達500M美元以上，相比28納米的設計費用要高出9倍。

如此高的設計費用，能有什麼產品，有幾千萬塊以上數量的市場需求支持它，仍是個未知數。

表明定律從技術上可行，而從財務平衡的角度，大部分fabless可能己失去對於7納米產品的吸引力。

由此表明定律的尺寸縮小部分可能己成擺設，缺乏實際的使用價值。

然而半導體業界似乎沒有絲毫的擔憂，因為它的第二分支,「擴充摩爾」部分正剛啟步，多種異質工藝的集成,而且相信未來的前景更加誘人。

正如半導體代工教父張忠謀在2016年初曾判斷，「物聯網時代智能晶片的趨勢之一，是將不同產品一起封裝的先進封裝技術，讓一顆晶片能整合更多功能，更節省空間,起到『綠色革命』的作用」。

至於第三個分支「超越摩爾」,各種新的材料及電晶體架構等，它們的前景更為廣闊。

因此對於摩爾定律，要用新的視界去觀察它，認識它。

現階段至多可以認為「定律終結，但半導體業的榮景仍在」。

正如finFET發明者胡正明教授言，看不到其它技術能夠在未來50年取代半導體來達成這個任務。

一直以來摩爾定律如一盞明燈指引半導體業向前進步，現在尺寸縮小可能越來越困難，半導體業會怎麼樣？

實際上對於定律要有一個辨證的看法：1）定律僅是一種猜想，它不是真正的定律。

僅是後來經過大量的實踐，如英特爾的處理器進步，基本上得到證實；2）不能否認在相當長一段時間以來尺寸縮小是推動產業進步的最主要動力之一，因此業界幾乎把電晶體的尺寸縮小等同於定律。

事實上ITRS從2014年的報告中己經開始改變它的預測思路，認為半導體業中的尺寸縮小是個物理極限，早晚將至，但是器件小型化可能持續下去。

ITRS的結論，電晶體器件的柵長到2020年左右己不再沿斜率下降，而變得平坦。

在最近的IEEE年會論文集中已有文章表示到2021年電晶體尺寸將停止繼續縮小。

晶片製造商正在尋找其它的方法來增加電晶體的密度，把電晶體的結構由平面型轉向垂直型，例如在存儲器中已出現堆疊層存儲器，目前己達48層及64層的3DNAND快閃記憶體。

IBM的研發對於全球半導體產業的貢獻是十分巨大的，它總是走在前列。

它申請了多項專利，自己不用，而售給別人，但是到2009年時它率先聲言要放棄晶園製造，原因是它的10億美元銷售額不可能支持得起花50億美元建造一個先進的fab。

ITRS的主席Paolo Gargini 非常清楚地告訴晶片的購買者及設計者，那些公司包括如蘋果、Google、Qualcomm才是下一代晶片要求的推動者，而不是IDM廠商，儘管我們都是跟隨它一起成長。

在2015 IEEE ISSCC囯際固態電路會上Intel己經闡述它的10nm工藝製程。

英特爾認為10nm可能是矽尺寸縮小的終點,未來要進入7nm時需要採用III-V族，或納米線等。

成熟製程節點的潛力尚在

據Intel數據，它的產品的平均壽命周期是15年，而製程節點的平均壽命約為12年，所以至此它的65納米製程技術仍在使用。

從2012年VLSI公司的統計，全球65nm及以上的產品占總IC產出的43%，及產能的48%。

更為典型，每年新設計產品的數量近13，000個，其中採用65nm及以上占近85%。

十分清楚那些成熟製程節點不會輕易退出歷史午台。

近期中芯國際等8英寸矽片市場紅火，產能利用率節節上升，及全球8英寸翻新設備的市場緊缺，也充分反映成熟製程節點的市場需求仍然很旺盛。

半導體的未來

除了目前使用的矽CMOS工藝，新的技術也會受到矚目。

Intel已經宣布將在7納米放棄矽。

銻化銦(InSb)和銦砷化鎵(InGaAs)技術都已經證實了它們的可行性，並且兩者都比矽的電子遷移率高、耗能少。

碳，包括納米管和石墨烯目前都處在實驗室階段，可能性能會更好。

當然，新的路線圖並沒有完全放棄原本的幾何縮減方式。

除了三柵極電晶體，也許到2020年左右，會出現採用環柵電晶體結構和納米線。

到21世紀20年代中期可能會有整體三維晶片，一塊矽上多層組件就構成了一個單晶片。

ITRS報告預測到2019年時finFET工藝也將出局，需要用環柵電晶體（「gate-all-around transistor）結構。

下一步電晶體將用納米線以及變成垂直型器件。

到2024年時半導體器件將面臨熱的限制,因此要迎接微流體溝道（microfluidic channels），可以增加電晶體散熱的有效表面積。

推動半導體業的進步，之前由PC，網際網路，目前還在發力的是移動時代，估計未來大的應用市場有汽車電子，智能嵌入式時代，以及物聯網時代。

但就目前來說，摩爾定律的打破已經成為新的常態。

那個以摩爾定律為嚮導，遵循規則亦步亦趨的時代，到頭了。