獨家專訪胡正明:半導體發展還有一百年的榮景(一)
文章推薦指數: 80 %
集微網消息 文/劉洋
作為整個計算機行業最重要的定律,摩爾定律一直像神一樣的預言一步步被驗證,在半導體技術的演進道路上具有指導意義。
簡單來說,若想在相同面積的晶圓下生產出同樣規格的晶片,隨著製程技術的進步,每隔一年半,晶片產出量就可增加一倍,換算為成本,即每隔一年半成本可以降低五成。
業界關於「摩爾定律」時代的終結正處於積極討論中,因為研究和實驗室的成本需求十分高昂,製程工藝在5nm時將接近半導體的物理極限,很難再縮小下去。
抱著這樣的疑問,集微網記者專程奔赴南京,對FinFET技術發明人、FD-SOI工藝發明人、國際微電子學家胡正明教授進行了獨家專訪,希望能為大家答疑解惑。
物理極限?
隨著電晶體尺寸的縮小,源極和柵極的溝道不斷縮短,當溝道縮短到一定程度的時候,量子隧穿效應就會變得極為容易。
換言之,就算沒有加電壓,源極和漏極都可以認為是互通的,電晶體就失去了本身開關的作用,沒有辦法實現邏輯電路。
從最新的半導體工藝技術路線圖來看,台積電的10nm工藝預計今(2016)年底實現量產,7nm將延至2018年量產,5nm會成為極限嗎?
對此,胡正明教授表示,5nm指的是線寬問題,這個數值未必代表著極限。
但就物理極限本身來說,我們要接受「物理極限」的客觀存在,至於會不會是5nm節點很難說。
一方面,我們總有辦法將半導體工藝的發展往前推。
另一方面,5nm的意義已經不夠清晰。
在以往的技術中,我們可以通過測量線寬的方式去直觀的理解。
但當工藝技術走進14nm、10nm、7nm,線寬已然成為了一個標籤,到底有多小,是不是真的有條線在那裡,會不會有比5更小的值出現我們不知道。
但不可否認的是,想要把晶片的尺寸做小是有一定極限的,至於誰先跑到極限,這不是我們該思考的問題。
性能、功耗、成本
對於半導體從業人員來說,為什麼我們一直密切著關心尺寸的變化?
這是因為單單靠著尺寸縮小這一件事,我們就能夠把成本降低,提高性能,改進功耗,但是尺寸不會永遠縮小。
我們該通過什麼辦法達到同樣的目標呢?
答案肯定是有的。
同樣的一塊晶圓上,尺寸變小可以放進去更多的晶片。
當晶片尺寸到達極限時,怎樣才能放入更多的晶片呢?我們可以選擇向上發展。
其實,FinFET技術除了解決晶體做薄後的漏電問題,它的另一個好處是把晶片的內構從水平變成垂直,把二維變成三維。
這就好比平房變高樓,我們可以在同樣的單位面積上放置更多的晶片。
到目前為止,我們仍沒有好好的利用這一點,我們的Fin(thin-body)可以做的更高一些。
據胡正明教授對集微網透露,英特爾已經將Fin(thin-body)做到第二代(generation),從30nm到40nm,未來的Fin值還會更高,我們已經看到這個趨勢,在這個維度上已經有公司走在路上。
除了將電晶體從二維變成三維,線路是不是也可以從二維變成三維呢?同樣的晶片為什麼只能有一層線路?為什麼不能夠做一層線路,加一層氧化物後再做一層線路呢?這就需要改變現有的半導體材料的技術。
目前已經有專家在將絕緣體/氧化層上加一層單晶的半導體,這是有辦法的,也是我們研究的方向。
以目前成果來說,把線路層簡單的疊加,只能夠改進晶片的性能和功耗,卻做不到成本的降低。
在成本支出上,將5-6層的線路疊加的費用上,遠大於平鋪這些線路時的支出。
我們需要想出新的製造方法,在實現晶片性能和功耗改進的同時,控制製造成本。
性能和功耗,就好比同一件事情的兩面性。
想要減少功耗,最重要的一點就是將電壓降低。
胡正明教授對集微網表示,在這個領域上,我們最近取得了一個突破,通過負電容電晶體設計的引進,會將CMOS的電壓降低至0.4V、0.3V、甚至0.2V。
因為負電容器件(鐵電材料)的引進,在不同機制下可能會帶來速度限制的問題,但胡正明教授指出到目前為止,它的限制還不會高過半導體電晶體的速度。
與以往先改善晶片、軟體隨後跟上的發展趨勢不同,業界提出了一種新的戰略——「超越摩爾定律」(More than Moore ),將首先看軟體——從手機到超級電腦再到雲端的數據中心——然後反過來看要支持軟體和應用的運行需要什麼處理能力的晶片來支持。
胡正明教授指出,這是從性能、功耗和成本之外,從增加價值的角度來新增一個維度,「超越摩爾定律」做的就是將半導體的一切向三維的方向發展。
胡正明教授表示,半導體的發展並沒有進入尾聲,事實上它還有一百年的榮景在。
全世界需要越來越多的智慧器件,除半導體外,目前還看不到有其他技術能夠提供這些智慧器件。
即便在磁和光的方向有突破,我相信新的技術也會被半導體產業併購並加以吸收。
因為只有半導體有這樣的資本,將新技術製造、設計和推廣的能力,小的突破是很容易被大的產業吸收的。
特別對於半導體從業人員,胡正明教授希望大家保持信心,產業的進步需要我們通過不斷的改進,過去五十年是這樣走過來的,相信未來五十年也會這樣走下去。
更多爆料請關注集微網微信公共號:jiweinet 或老杳個人微信公共號:laoyaoshow
超能課堂(32):Intel為何吊打AMD,先進半導體工藝帶來什麼?
1971年,Intel發布了第一個處理器4004,它採用10微米工藝生產,僅包含2300多個電晶體,而45年後的今天,Intel現在規模最大的是代號Knights Landing的新一代Xeon...
胡正明:技術創新可能讓半導體電晶體密度再增加1000倍
「半導體市場正在經歷由技術推動到需求推動的轉變。而半導體技術上的創新,可能讓半導體電晶體密度再增加1000倍,仍有巨大空間。」近日,美國加州大學伯克利分校教授、國際微電子學家胡正明在接受集微網採...
10微米到10納米,晶片工藝的極限在哪裡?
2016年12月7日,採用三星10nm工藝製造的高通驍龍835跑分遭到曝光。8日,採用台積電10nm工藝製造的華為麒麟970也遭到媒體曝光。此前,英特爾宣稱,將於2017年發布採用自家10nm工...
半導體工藝節點是如何演進的|智慧產品圈
01 摩爾定律下的工藝節點的形成 1958年,美國德州儀器公司的工程師傑克•基爾比製成了世界上第一片集成電路,1962年,德州儀器公司建成世界上第一條商業化集成電路生產線。此後,在市場需求的驅動...
Intel要捍衛摩爾定律,稱10nm工藝技術、成本都有優勢
在新一代10nm工藝節點上,TSMC、三星的進度都要比Intel更快,Intel的10nm工藝本應在今年下半年問世,但有可能延期到2018年,以致於子公司Altera的FPGA代工都有可能重新回...
摩爾定律或在2021終結,這會是半導體廠商的噩夢?
50年前,英特爾創始人之一戈登·摩爾提出了摩爾定律:集成電路上可容納的電晶體(電晶體)數目,約每隔24個月便會增加一倍。最近幾十年,這個定律堪稱科技界的鐵律,無論是半導體製造商還是晶片設計商,幾...
英特爾躍升至10nm工藝,將在7nm工藝時放棄矽
在這一周的2015 ISSCC(國際固態電路會議)上,英特爾將展示新的10nm製造工藝,以及進一步關於它如何保持摩爾定律在7nm及7nm以下的繼續前進的研究。基於10nm工藝的第一塊晶片預計將於...
海茲定律要接摩爾定律的班?
2015年是LED產業很低潮的一年,尤其是中上游,經歷了產能過剩,晶片與燈珠一個月一個價,跌跌不休讓晶片與燈珠的議價幾乎是一個很痛苦的過程,相信很多從事LED技術的人跟我一樣有一種不如歸去的感覺...
7nm那不叫事 晶片技術的重大突破1nm電晶體誕生
近年來,關於摩爾定律是否還適用於當今的晶片製造業,專家們也是各發其言。如此來看,科技界的規則要在新時代失效了?正當我們疑惑之時,沉寂許久的計算技術界突然傳來了一個好消息,來自勞倫斯伯克利國家實驗...
中國微電子所在FinFET工藝上的突破有何意義?
雷鋒網按:SOI技術作為一種全介質隔離技術,可以用來替代矽襯底。為何FinFET會成為主流,即便是掌握了22nm FD-SOI工藝的格羅方德還是購買了三星的14nm FinFET技術授權呢?本文...
美國將電晶體製程縮減到1nm 中國還能趕上嗎
近年來,晶片製造工藝的進步速度逐漸放緩,適用了20餘年的摩爾定律在新時代下也有逐漸失靈的跡象,從晶片的製造來看,7nm就是矽材料晶片的物理極限。不過據外媒報導,美國勞倫斯伯克利國家實驗室的一個團...
摩爾定律失效後 晶片的未來將會怎樣?
編者註:本文原作者John Markoff是《紐約時報》科技板塊的專欄作者。隨著晶片體積不斷縮小,半導體技術也在走向物理學極限。本文主要描述了摩爾定律失效所造成的影響以及計算機科學家們為完成技術...
突破製程工藝:為什麼說7nm是物理極限,美國的1nm是什麼概
適用了20餘年的摩爾定律近年逐漸有了失靈的跡象。從晶片的製造來看,7nm就是矽材料晶片的物理極限。不過據外媒報導,勞倫斯伯克利國家實驗室的一個團隊打破了物理極限,採用碳納米管複合材料將現有最精尖...