先進位程之戰，英特爾/台積電/三星誰能將摩爾定律進行到底？

一、先進位程：探索摩爾定律

1、先進位程：半導體製造皇冠上的明珠

半導體製造工藝皇冠明珠，隨摩爾定律逼近物理極限。

本文主要探討普通矽工藝邏輯晶片的先進位程。

先進位程是指集成電路產業晶圓製造中最為頂尖的若干個工藝節點，隨著時間不斷演變升級，而就當前時點來看，本文將 16/14nm 及以下節點納入先進位程的範圍。

根據國際半導體技術路線圖（ITRS）的規定，製程節點代數通常以電晶體的半節距（half-pitch）或柵極長度（gatelength）等特徵尺寸（CD，critical dimension）來表示，以衡量集成電路工藝水平。

摩爾定律指出：「集成電路晶片上所集成的電路的數目，每隔 18-24 個月就翻一倍；微處理器的性能提高一倍，或價格下降一半。

」根據摩爾定律，製程節點以 0.7 倍（實際為根號 2 的倒數）遞減逼近物理極限，從 1μm、0.8μm、0.5μm、0.35μm、0.25μm、0.18μm、0.13μm、90nm、65nm、45nm、32nm、22nm、16nm、10nm、7nm，一直發展到未來的 5nm、3nm，其中工藝節點之間還出現了半節點，如 28nm、20nm、14nm。

事實上 90nm 節點以前特徵尺寸完全對應柵極長度，自 65nm 開始各廠商節點名稱的定義越來越模糊，已不能完全對應器件的物理尺寸。

目前 14nm、10nm 的節點名稱大致對應柵極長度的一半。

2、下游應用：CPU 等高性能計算為核心需求

更快更高更強，性能需求引領先進位程進步。

「天下武功唯快不破」，持續提高晶片性能是先進位程的核心追求，因此先進位程的應用主要為高性能計算領域，包括 CPU（AP）、GPU、ASIC、FPGA 等晶片，對應下游包括智慧型手機、個人電腦、伺服器、礦機等。

這些應用對於性能要求極高，而非將成本作為首要衡量因素。

目前 7nm 及 10nm 主要應用包括智慧型手機 AP/SoC、個人電腦及伺服器 CPU、礦機 ASIC 等。

14nm 主要應用包括中高端AP/SoC、顯卡 GPU、礦機 ASIC、FPGA 等。

較為成熟的 28nm 節點主要應用包括中低端手機、平板、機頂盒、路由器等主晶片。

歷年先進位程均率先應用於旗艦級智慧型手機 AP 或計算機 CPU 等。

手機主晶片通常採用最先進兩代工藝打造，旗艦手機主晶片走在製程前沿，最先進位程推出後即開始採用，新製程出現後向下轉移，而中低端手機主晶片通常採用次頂級製程打造。

以蘋果手機以及高通各主處理器製程及推出時間為例，蘋果每代手機晶片基本採用當年度台積電、三星最先進、良率穩定的製程打造，近兩年的10nm、7nm 製程，蘋果手機晶片均為首發量產晶片。

高通依據產品線不同採用製程各有側重，例如驍龍 400 系列定位中低端、驍龍 600 系列定位中高端，均會考慮成本均衡，而高通驍龍 800 系列定位旗艦級，每年通常採用三星電子當期最先進工藝。

英特爾作為製程工藝領先的 IDM 廠商，其推出的 CPU 也長期是最先應用先進位程的產品。

礦機 ASIC、顯卡 GPU、FPGA 同為先進位程重要應用。

顯卡 GPU 如英偉達、AMD，ASIC 如比特大陸主流礦機晶片，FPGA 如賽靈思，基帶晶片如 iPhone X 採用的高通 X16 LTE、iPhoneXs 系列採用的英特爾 XMM7560 等通常採用頂級或次頂級先進位程。

以礦機晶片、AI 晶片為代表的高性能計算晶片成為近幾年拉動先進位程需求的全新力量。

礦機晶片已步入7nm 節點，2018 年 8 月嘉楠耘智首發 7nm 製程礦機晶片，2018 年 11 月比特大陸發布採用7nm製程BM1391 晶片的 S15 礦機。

AI 晶片方面，寒武紀 MLU100 以及比特大陸開發的

AI 張量計算晶片 BM1680 均採用了台積電 16nm 工藝製造。

3、市場空間：300 億美元空間，IDM 與代工平分秋色

半導體整體空間達 4122 億美元，邏輯集成電路市場 1022 億美元。

根據世界半導體貿易統計組織（WSTS），全球半導體銷售額 2017 年為 4122 億美元，同比+21.6%，2018 上半年為 2290 億美元，同比+20.2%。

WSTS 預計 2018 年市場規模 4771 億美元，同比+16%。

集成電路銷售額占比 83.25%，對應 2017 年 3432 億美元市場，邏輯集成電路占比 24.79%，對應 1022 億美元市場，同比增速 11.7%。

全球先進位程市場空間約 300 億美元，代工市場先進位程市場空間約 150 億美元。

根據 Gartner，全球 16nm 及以下先進位程 2017 年占比約 11%，對應市場空間約為 300 億美元。

根據 IC Insights 資料顯示，2017 年全球整體晶圓代工銷售額為 623.1 億美元，其中16/20nm 以下先進位程占比 24%，對應約 150 億美元市場。

先進位程 IDM 市場與代工市場份額平分秋色。

4、競爭格局：摩爾定律步入極限，先進位程玩家所剩

先進位程進入 IDM 與代工兩大模式競爭階段。

半導體產業目前有兩大商業模式：1）IDM（Integrated Device Manufacture，整合器件製造商）模式同時完成設計、製造、封測和銷售四個環節。

早期的半導體製造企業為 IDM 模式，例如英特爾自 1968 年創立，為 IDM 模式的代表。

IDM 優點在於規模經濟性以及對內部全流程的掌握和整合優化，產品開發時間短、廠商具備核心技術優勢，多適用於大型企業；然而 IDM 模式長期發展帶來的問題是投資規模巨大、沉沒成本高，隨著製程發展需不斷投入新產能，對中小型公司不太適用，因此產生

了設計+代工的垂直分工模式。

2）垂直分工模式則是無晶圓廠半導體設計公司（Fabless）專注於設計和營銷並將生產外包於晶圓代工廠（Foundry），將封裝測試分工至封測廠（Outsourced Assembly and Test，OSAT）。

台積電於 1987 年開創晶圓代工的商業模式，推進位造與設計、封裝相分離。

隨著製程更細微的發展趨勢拉動研發、建廠開支急劇增長，推動 IDM 公司持續擴大委外釋單，向 Fab-lite（部分 IDM+部分委外）、Fabless 模式轉移，例如英飛凌、恩智浦、意法半導體均較早採用了 Fab-lite 策略將部分訂單轉移至台積電。

英特爾為 IDM 先進位程傳統老大，代工廠商各梯隊分化明顯。

英特爾自 PC 時代崛起，長期穩居先進位程前沿，目前邏輯晶片 IDM 廠商英特爾一家獨大。

代工廠商根據年度銷售額來看，台積電在全球晶圓代工廠中一騎絕塵，市占率達 55.9%，其餘廠商市占率在 10%以下。

僅從邏輯 IC 製造最先進節點來看，目前主要分為三大梯隊，台積電、Intel（IDM）、三星（IDM/Foundry）為三大一線梯隊廠商，格羅方德、聯電等緊隨其後，我國大陸晶圓代工廠商主要位於第二三線梯隊，其中中芯國際作為我國行業標杆，目前位於第二梯隊。

先進位程龍頭集中，聯電、格羅方德相繼放棄投資，玩家僅餘三家。

隨著電晶體尺寸不斷縮小，集成電路發熱和漏電等問題凸顯，保持先進的製程以及高良率需要高研發投入和設備投入，龍頭集中趨勢愈發明顯。

聯電是台灣第二大晶圓代工廠，格羅方德則是 2009 年 AMD晶圓製造部門分拆獨立而成的世界第二大純晶圓代工廠。

兩家公司均位列全球晶圓製造第二梯隊。

2018 年 8 月聯電宣布放棄 12nm 以下的先進工藝研發，不再追求成為市場老大，而是專注改善公司的投資回報率。

聯電未來還會投資研發 14nm 及改良版的 12nm 工藝，但不

會再大規模投資更先進的 7nm 及未來的 5nm 等工藝。

2018 年 8 月底，繼 AMD 宣布將7nmCPU 代工移至台積電後，格羅方德宣布放棄 7nmLP 製程研發，將資源回收至 12nm 及14nm 上來。

由此目前全球還在研發和生產 10/7nm 製程的廠商僅剩台積電、三星、英特爾三家。

5、台積電、三星迅速追趕英特爾，代工製造站穩塔尖

縱觀發展歷史，傳統龍頭英特爾「兩年一代」不再延續，14nm 節點已停留 4 年。

英特爾是 PC 時代領導市場的半導體傳統龍頭，其在 2007 年宣布了著名的「嘀嗒」(Tick-Tock)戰略模式。

「嘀嗒」意為鐘擺的一個周期，「嘀」代表晶片工藝提升、電晶體變小，而「嗒」代表工藝不變，晶片核心架構的升級。

一個「嘀嗒」代表完整的晶片發展周期，耗時兩年。

按照 tick-tock 的節奏，英特爾可以跟上摩爾定律的節奏，大約每 24 個月可以讓電晶體數量翻一番。

2015 年左右，英特爾宣布採用「架構、製程、優化」(APO,Architecture Process Optimization)的三步走戰略。

這意味著英特爾每 36 個月電晶體才會翻一番。

事實上英特爾自 2015 年起已在 14nm 節點停留約 4 年時間，從 Skylake（14nm）、KabyLake（14nm+）、CoffeeLake（14nm++），到 2018 年預計推出的14nm+++，維持更新 14nm 製程。

英特爾的 10nm 原計劃 2016 年推出，但經歷了多次推延，預計 2019 年面市。

台積電、三星快速追趕，跟上摩爾定律步伐。

台積電和三星憑藉晶圓代工後來居上，獲得智慧型手機時代蘋果、高通等大客戶。

在英特爾宣布三步走戰略的 2015 年，三星宣布正式量產 14nmFinFET，隨後台積電於 2015 下半年量產 16nmFinFET 工藝。

儘管兩家廠商的節點命名相對自由，但在節點標號上已經與英特爾平起平坐。

此後四年英特爾反覆升級 14nm節點，10nm 經歷多次跳票。

三星、台積電則於 2017 年量產 10nm 工藝，並且台積於 2018年率先推出 7nm 工藝，執棒跟上摩爾定律步伐。

台積電先進位程是業績成長核心，營收占比近 38%，28nm 以下占比超過 50%。

2016年、2017 年台積電 28nm 及以下先進位程占收入比重分別為 54%、58%，2018Q2 這一比重增長為 61%，預計這一趨勢將會持續。

近幾年來看，如果剔除最先進位程的收入，其餘部分收入基本處於平穩下降的趨勢，可見最先進位程貢獻了公司主要的收入增長。

更新製程的出現，對於原有製程形成一部分替代，故原有製程總體表現為平穩下降。

台積電作為行業龍頭公司，製程技術的持續推進成為鞏固行業地位以及保持收入持續增長的必要條件。

6、2019 年三大廠商技術水平相當，台積電占據先發優勢

2015 年起國際半導體路線圖不再更新，廠商節點命名更加隨意。

國際半導體技術發展路線圖（ITRS）是由五個主要半導體製造國家和地區（美國、歐洲、日本、韓國、台灣）相關協會資助的組織，每年組織半導體產業專家組成的工作小組進行數次討論並發布報告，對產業研發方向提出建議。

但自 2015 年起國際半導體路線圖 ITRS 宣布不再更新，組織更名為國際元件及系統技術路線圖（IRDS），發布報告內容不再偏重晶片運算速度與性能，而偏重終端設備的需要。

從 28nm 節點左右開始，廠商在節點代號的命名出於營銷考慮變得更加自由，台積電與三星節點之間沒有明顯疊代關係，英特爾則始終貫徹摩爾定律的規則為新製程節點命名。

同樣命名為 14/16nm、10nm 節點，英特爾實際性能明顯領先。

從電晶體密度、柵極間距、最小金屬間距、鰭片高度、柵極長度等指標來看，英特爾的 14nm、10nm 節點均顯著優於台積電、三星同節點技術。

14/16nm 方面，2014 年發布的英特爾 14nm 節點每平方毫米 3750 萬個電晶體，台積電 16nm 節點約為每平方毫米 2900 萬個電晶體，三星 14nm 節點約為每平方毫米 3050 萬個電晶體；英特爾 14nm 節點柵極長度 24nm 優於台積電柵極長度 33nm 及三星柵極長度 30nm。

10nm 方面，英特爾電晶體密度每平方毫米 1.008 億個，台積電 10nm 節點電晶體密度每平方毫米 4810 萬個，三星 10nm 節點電晶體密度每平方毫米 5160 萬個；英特爾 14nm 節點柵極長度約 18nm 優於三星柵極長度約 25nm，英特爾 14nm節點鰭片高度 53nm 優於三星鰭片高度 49nm 及台積電鰭片高度約 44nm。

此外，英特爾各項指標均與 IRDS 路線圖同節點標準基本相符或更優。

英特爾 14nm≈台積電、三星「12nm」（即略遜於 10nm）；英特爾 10nm=三星 7nm=台積電 7nm+(2019 EUV)(略高於台積電初代 7nm)。

從電晶體密度來看，2014 年發布的英特爾 14nm 節點為每平方毫米 3750 萬個電晶體，略低於台積電每平方毫米 4800 萬及三星每平方毫米 5100 萬水平。

英特爾 10nm 節點電晶體密度為每平方毫米 1.008 億個，三星 7nm節點為每平方毫米 1.0123 億，基本持平；而台積電宣稱初代 7nm 節點電晶體密度為 16nm節點的約 3 倍、10nm 節點的 1.6 倍，由此推算每平方毫米約 8000 萬個電晶體，略低於英特爾 10nm 節點水平；而 2019 年台積電採用 EUV 工藝的 N7+節點也有望量產，披露晶體

管密度提升 20%，由此計算電晶體密度達到每平方毫米 1 億個左右水平，將與英特爾、三星 2019 年量產工藝基本一致。

台積電 7nm 分兩步走，初代非 EUV 工藝已於 2018 年量產，EUV 版 7nmplus 預計 2019年量產，與三星 7nm、英特爾 10nm 同級。

台積電 7nm 節點較兩代前的 16FF+帶來 35%速度提升或功耗減少 65%、電晶體密度增加 3 倍；相較於 10nm 節點帶來 20%速度提升或功耗降低 40%、電晶體密度 1.6 倍。

相比之下採用 EUV 的 N7+節點將額外帶來電晶體密度20%提升、10%功率減少、而沒有速度提升。

2018 年 8 月份用於 N7+節點的 EDA 軟體認證已經就緒，台積電預計 2019 年初 EUV 版 7nm 開始爬坡。

未來 5nm 節點相較於非 EUV 的7nm 節點，預計電晶體密度提升 1.8 倍，功率減少 20%，速度提升 15%，或在極低閾值電壓（ELTV）下速度提升 25%，台積電目標 2020 年實現 5nm 量產。

2019 年三大龍頭工藝水平實際並駕齊驅。

儘管命名有差別，三大廠商技術水平總體是並駕齊驅的，從各項指標來看，2019 年預計量產的台積電 7nmEUV 版節點（N7+）、三星7nm、英特爾 10nm 各項參數均基本相近，主要區別在於台積電、三星採用 EUV 製程打造而英特爾仍採用 ArF 193i 多重圖形化技術。

台積電目前初代 7nm（未採用 EUV）已經量產，是市面已量產的最先進位程，時間上具有先發優勢，該優勢至少保持到 2019 年競爭對手量產，並且 2019 年台積電仍有望率先量產 EUV 版製程，保持先發優勢。

台積電預計 2018 年7nm 晶片量產有超過 50 個流片，包括 CPU、GPU、AI 加速晶片、礦機 ASIC、網絡、遊戲、5G、汽車晶片等。

以當前時點來看，台積電略占上風，未來關鍵看英特爾 10nm 量產進度。

就目前已發布技術來看，英特爾持續更新的 14nm 技術與台積電 10nm 技術大致同級，目前台積電已量產的 7nm 製程顯著優於英特爾的 14nm 製程。

而英特爾推遲到 2019 年下半年量產的 10nm 技術預計與台積電的 2019 年上半年量產的 EUV 版 7nm 製程大致相當。

由此可見，目前台積電相較於英特爾在量產時間上略占上風，而實際技術儲備差別不大，未來關鍵看英特爾 10nm量產進度：若英特爾 10nm 如期於 2019 年下半年量產，台積電與英特爾同級別產品量產時間差別在半年以內；若英特爾 10nm 進度進一步推遲，將無疑大幅利好台積電。

二、延續摩爾定律，多層次新技術各顯神通

業界在光刻、材料、器件、系統化設計多方面不斷引入新技術。

在半導體領域過去發展中各方面新技術不斷導入，例如 65nm 引入 Ge strained 溝道、45nm 引入 high-k 值絕緣層/金屬柵極（HKMG）、32nm 第二代 high-k 絕緣層/金屬柵工藝等，從 22nm 開始採用 FinFET（鰭式場效應電晶體）等。

未來預計可以看到從 7nm 節點開始 EUV 全面取代 DUV 光刻，5nm 節點 GAA 結構或成為主流，Co、SiGe、Ru、III-V 族等新材料引入，3nm 後引入立體結構設計等新變化。

由此也可以預見研發投入及資本開支不斷高漲，先進位程成為強者遊戲。

1、光刻工藝：兩條技術路徑，EUV 與多重圖案化

英特爾 10nm 進展不順，後段多重圖案曝光是主因

多重圖案化（Multi-patterning）使晶圓廠得以在現有光刻技術下繼續提高光刻解析度。

光刻機解析度所受影響因素如公式CD = k1 ∗ /所示。

其中 CD 是可達到的最小臨界尺寸，代表光刻機的解析度；k1 是多個與工藝相關參數的集合係數；λ是光波長（ArFDUV 對應193nm，EUV 對應 13nm）；NA 是光刻機數值孔徑。

先進光刻機為了提高解析度，會儘量減小 k1，增大數值孔徑，並選用更短波長。

下圖展示了各節點與 k1 參數對應關係，橫軸為特徵尺寸，縱軸為 k1 參數。

黃線代表 193nm 波長的 ArF 浸沒式光刻機，最右側藍線代表 13nm波長的 EUV 光刻機。

在 IC 設計不進行妥協的情況下，k1 參數最小為 0.6 左右，在 EDA 軟體的解析度增強技術（RET）及光學臨近效應修正技術（OPC）輔助下，k1 值最小可降至0.2 左右，對應節點大約為 30nm。

如進行更小尺寸光刻，OPC 修正圖案會重疊，解決方案是將圖形分為兩個獨立的光罩，即採用多重圖案曝光。

採用多重圖案化技術後，k1 值可以降至 0.2 以下，進一步提高光刻解析度。

在 7nm 節點出現兩種技術路徑，既可以採用 193nm 波長+SAQP 四重圖案化達到所需解析度，也可採用 EUV+單次圖案化。

下圖黃線中紅點處即代表採用193i 浸沒式光刻機+SAQP四重圖案技術，對應英特爾所選擇的技術路線；7nm在藍線中藍色區域代表採用EUV光刻機單次圖案化，代表台積電和三星所選擇的技術路線。

在之後的 5nm 節點，193i 光刻機技術難度更大，採用 EUV 雙重圖案化是較為合理的選擇。

英特爾 10nm 節點一再推遲：後段採用多重四圖案曝光（SAQP）良率較低可能是主要原因。

英特爾在 10nm 節點儘管特徵尺寸等同於台積電、三星 7nm 節點，但未採用波長 13nm的極紫外（EUV）光刻技術，而是繼續採用波長 193nm 的深紫外（DUV）結合多重曝光進行光刻。

英特爾 10nm 項目開始較早，原計劃 2016 量產，當時 EUV 尚未成熟，故英特爾選擇了 SAQP 的技術路徑，但研發過程中遭遇困難，導致 10nm 一再推遲。

▲英特爾此前展示的10nm晶圓

橫向對比三家廠商前後段曝光技術，我們發現前段工藝基本相似，鰭片形成均採用了多重四圖案曝光（SAQP），柵極形成均採用了多重雙圖案曝光（SADP），contact 層形成採用了 LE（光照-刻蝕）、LELE、LELELE、甚至 LELELELE 的方法，三星採用了 EUV 方法。

在後段金屬層形成方面三家廠商技術路線有明顯區別，台積電 7nm 採用多重雙圖案曝光（SADP）、三星採用 EUV 方法，而英特爾選擇了多重四圖案曝光（SAQP）的方法。

由於後段 M1 金屬層是光刻中尺寸最小的瓶頸，實質上較 SADP 大幅增加了難度，同時英特爾還在 Contact 層和M1 金屬層首次採用了金屬 Co。

在此方法下，最小金屬間距可以達到 36nm，等同於三星採用 EUV 方法達到的效果，並明顯小於台積電 SADP 方法達到的 40nm。

換言之，英特爾運用後段的 SAQP 方法，實現了同 EUV 一樣的效果，但良率目前僅能達到 50%~60%，不滿足大規模量產要求，導致英特爾 10nm 量產時間一再推遲。

從成本角度考量，193i 多重圖案化在某些場景仍然是最為經濟的選擇。

根據東京電子測算的不同曝光工藝標準化晶圓成本，EUV 單次曝光的成本是193i（DUV）單次曝光的 4倍，而 193i 四重圖案曝光 SAQP 是 3 倍，EUV 單次曝光技術的晶圓成本高於自對準四圖案曝光（193i SAQP）。

採用 193i SAQP 仍然具有成本優勢。

2、EUV 仍是 7nm 節點之後必然趨勢

近兩年內來看（2019-2020 年），7nm 節點後光刻技術從 DUV 轉至 EUV，設備價值劇增。

當前使用的沉浸式光刻技術波長 193nm（DUV，深紫外光），而當進行 7nm 以下節點製造時就需採用波長 13nm 的 EUV 光刻機。

根據 ASML 公布的路線圖，EUV 光刻機首先於2018年在7nm及以下邏輯晶片開始應用。

在EUV設備製造過程中，由於EUV波長僅13nm，沒有合適介質進行精準折射，因而所有光路設計均採用反射的形式，設計更加複雜，對精度要求極高，製造難度極大。

全球只有 ASML 生產的 NXE3400B 是唯一支持 7nm 及 5nm 的EUV 光刻機，單台機器價值約 1.17 億美元。

台積電擁有 EUV 設備最多，為 ASML 最大客戶，三星次之。

EUV 設備作為 7nm 以下製程必備工藝設備，對廠商最新製程量產具有至關重要的作用。

由於對精度要求極高，台積電與 ASML 在研發上有相關技術配合。

台積電與三星是 ASML 前兩大訂購客戶。

對於中國大陸廠商來說，並不存在「瓦森納協議」限制向中國出口最先進 EUV 光刻機的情況（芯智訊註：ASML負責人此前曾公開這樣表示。

不過瓦森納協定真的不存在嗎？《ASML將向大陸供應EUV光刻機！禁運解除了？別太天真！》）。

中芯國際目前已從 ASML 預定 1 台 EUV 光刻機，這對於中芯國際未來發展 7nm 以下技術具有積極意義。

英特爾 7nm 採用 EUV 雙重曝光技術已有提前布局，仍有望按原定計劃量產。

（芯智訊註：此前英特爾中國研究院院長宋繼強在接受芯智訊採訪時也表示，英特爾在10nm上積累的很多新的技術和經驗，比如四圖案成形等，在後續的7納米上是可以復用的，所以我們後續對於7納米的生產，比如功耗、密度還有性能的可控性，包括對於日程的預測的準確性上都有更大的提高和信心，所以7納米比10納米會來得更順利一些。

具體可參看《聯電/格芯相繼放棄7nm，後摩爾時代如何超越摩爾？》）

儘管 193i更為經濟，EUV 仍是未來更先進位程不可或缺的工具。

英特爾在 Fab42 工廠已有布局 EUV，計劃用於 7nm 及以下節點，由於英特爾 7nm 節點不再面臨 SAQP 四重曝光技術難題，而是EUV 雙重曝光，有望重回正軌按原定計劃 2020 年量產。

3、材料：少量金屬層中運用鈷（Co）金屬

繼 20 年前銅取代鋁後，鈷（Co）成為新一輪晶片金屬層材料變革核心。

伴隨著電晶體體積的持續縮小，晶片中的金屬接觸及互連結構需變得更加纖細，由此帶來兩方面的挑戰：一是減少電路的電阻，從而保證晶片較高運算速度；二是防止出現金屬原子擴散以及金屬原子電遷移，從而提高晶片耐用性。

目前晶片內主流的金屬材料銅和鎢已經沿用了 20 年，1997年 IBM 首次實現將晶片內金屬材料由當時的行業標準鋁互連換為銅互連，使得導電電阻下降40%、耐用性提高了 100 倍，迎來了集成電路銅製程時代。

儘管相比鋁具有低電阻、高耐用特點，銅、鎢材料仍具有其局限：為防止銅、鎢的擴散效應及電遷移並增加與絕緣層的附著力，生產中需首先沉積一層障壁層（Barrier）及襯墊層（Liner）。

當特徵尺寸微縮至 10 納米左右時將沒有金屬層的容納空間，襯層及障壁層的厚度成了工藝微縮瓶頸。

此外，銅的晶界散射很嚴重，影響了納米級導線的電阻。

正由於現有材料的局限性，鈷作為新一代金屬層材料開始運用。

特徵尺寸在 10nm 以下時，鈷（Co）較銅、鎢更具優勢：由於鈷的晶界散射比銅小，在特徵尺寸 10nm 以下時鈷 Co 的電阻比銅更小。

特徵尺寸在 10nm 左右時，若採用鎢接觸（Contact），金屬層容納空間主要被障壁層及襯墊層占據，實際金屬層厚度將變為 0；若採用鈷接觸，其障壁層僅 4 納米，而實際金屬層仍有 6 納米。

使用鈷則可以使接觸孔的特徵尺寸達到 5nm 以下。

三家公司均採用少量鈷作為襯層，英特爾率先擴大至內連接線中整體採用。

英特爾、台積電、三星均開始在關鍵金屬層的襯層（Liner）和帽層（Cap）採用了鈷材料，此前襯層採用的材料為鉭/氮化鉭（Ta/TaN），轉換到鈷/氮化鉭（Co/TaN）能夠改善電子遷移以及銅的擴散效應，採用鈷帽層同樣能夠改善電子遷移。

英特爾更進一步在 10nm 節點的 M0 及 M1互連層金屬內連接中完全採用鈷金屬填充，主要由於在內連接間距縮小而銅的電阻較高的情況下，鈷成為低電阻的替代方案。

英特爾 10nm 製程的金屬間距為 36nm，而台積電 7nm 製程金屬間距為 40nm 或尚無此需求；三星金屬間距同為 36nm，或也將運用鈷金屬內連接方式。

4、結構設計：2024 年後轉向垂直立體化發展

根據國際半導體技術發展路線圖（ITRS）的後續機構國際元件及系統技術路線圖（IRDS）2017 年報告，預計 2024 年後晶片面積縮小的速度將明顯放緩，轉向垂直型電晶體或立體結構發展。

過去 50 多年來行業主要依靠微細化 CMOS 尺寸，來提高晶片和計算系統性能的發展途徑，但根據 IRDS 預計到 2024 年後半導體技術將開闢不依賴 CMOS 微細化的新途徑，主要利用垂直方向納米線電晶體（VGAA）或 3D 疊層的方式（3DVLSI）。

中短期來看（2018-2024 年），節點進行到 7nm 之後開始嘗試平面納米線/GAA 技術，大致在 5nm 節點、3nm 節點大規模應用。

根據 IRDS 2017 報告，在 5nm 和 3nm 節點主要採用「LGAA」即「Lateral Gate-All-Around（橫向環繞式柵極）」或稱作「nanowire（納米線）」的方法，使得柵極（Gate）四面包裹溝道，實現對電流的有效控制，減少因柵極長度/溝道長度進一步縮小帶來的漏電問題。

在 3nm 節點之後將橫向 GAA 結構轉化為縱向 GAA結構，以進一步提高電晶體密度。

三、製造龍頭地位牽動晶片產品

1、先進位程競爭已成為影響 CPU 決定因素

工藝提升對於 CPU 性能提升影響明顯。

工藝提升帶來的作用有頻率提升以及架構優化兩個方面。

一方面，工藝的提升與頻率緊密相連，使得晶片主頻得以提升（詳見附錄）；另一方面工藝提升帶來電晶體規模的提升，從而支持更加複雜的微架構或核心，帶來架構的提升。

根據 CPUDB 的數據，可以看出在晶片發展歷史上，工藝提升顯著帶來了頻率提升和架構提升的作用。

隨著製程節點進步，可以發現頻率隨工藝增長的斜率已經減緩，由於登德爾縮放定律的失效以及隨之而來的散熱問題，單純持續提高 CPU 時鐘頻率變得不再現實，廠商也逐漸轉而向低頻多核架構的研究。

AMD 先前代工廠商 GlobalFoundries14nmLPP 技術授權自三星，工藝水平低於 Intel 14nm，但同價位產品多線程性能更高。

以 AMD 目前最新的 Ryzen 系列處理器為例，Ryzen系列於 2017 年 3 月上市，採用 ZEN 架構，製作工藝採用 GlobalFoundries 14nmLPP，事實上 GlobalFoundries 14nmFinFET 技術於 2014 年購買自三星，在柵極間距（Gatelength）/CPP（ContactedPolyPitch）、鰭片間距（FinPitch）、第一層金屬間距（MetalPitch）等參數上 AMD 14nm 處理器均弱於 Intel 14nm 處理器。

根據 Anandtech 性能測試結果，AMDRyzen 系列 CPU 在單線程性能方面弱於同價位 IntelCPU，但由於採用了堆積更多核心的設計，實際多線程性能強於同價位 IntelCPU，因而 AMD RyzenCPU 實際擁有更高性價比。

目前伺服器市場英特爾占據約 99%市場、AMD 約 1%；桌面級市場英特爾約占 91%、AMD 約 9%。

AMD 在 CPU 市場長期位於市場第二，近幾年來市場份額有顯著下降。

但自2017 年 AMD 發布 Ryzen 新系列之後，新品獲得較好反響，市場份額開始好轉。

2018 年AMD 伺服器 CPU 市場份額已回升超過 1%，個人電腦 CPU 市場份額亦回升至 10%左右。

AMD轉投台積電後，工藝水平趕超英特爾，有望持續擴張市場份額。

近期 AMD 宣布在 7nm 節點採用台積電工藝，其長期合作的代工廠 GlobalFoundries 放棄 7nm 研發。

一方面，由此可見賽道壁壘持續提高，GlobalFoundries 7nm 技術進展已無法滿足 AMD 需求，台積電在有限的未來先進工藝代工中難以看到對手。

另一方面，CPU 已經進入 Fabless + Foundry 階段，英特爾與 AMD 之間的競爭實質上變為英特爾作為 IDM 與台積電代工工藝的競爭。

由於台積電 2018 年 Q2 已量產 7nm 工藝，AMD 有望從 2019 年上半年逐漸出貨7nmCPU 產品，而英特爾 10nm 預計 2019 下半年量產，實際出貨恐延後至 2020 年。

AMD有望工藝領先 Intel 一年左右，未來一年內在伺服器端和個人電腦端 AMD 有望持續擴張市場份額，預計 AMD 與台積電雙雙獲益。

2、CAPEX 不斷推高，未來強者恆強

先進工藝晶圓趨勢，推動晶圓代工行業技術、設備、資金壁壘不斷增加。

（1）技術壁壘：光刻技術、新材料和新工藝、新結構、工藝誤差、工藝集成技術挑戰不斷增加。

（2）設備壁壘：在先進位程中，EUV 光刻機的生產難度和成本都非常大，導致 ASML 的 EUV 全年出貨僅 12 台，今年可望增加至 20 台，現累積訂單約 27 台，其中有 5 台已被台積電預訂，費款高達 5.5 億美元。

（3）資金壁壘。

根據 IC Insights 數據，50K 片/月產能的 130nm 工藝 200mm廠需要~14 億美元投資，300mm 廠需要 24 億-100 億美元，未來到 450mm 廠投資額將高達140+億美元。

製程領先具有正反饋效果，技術差距逐步拉大。

持續穩定增長的下游市場使得純晶圓代工行業面臨的競爭邏輯單純，只需重點關注生產過程（如何提高良率、降低成本）。

因此純晶圓代工廠可以儘可能地做更多的資本開支，提高生產效率，實現規模經濟，隨著時間推移資本和技術壁壘就越來越堅實，在下游市場出現革命性變革之前，新進入者靠自身資源實現趕超的可能性就越來越小。

以台積電為例，在形成了規模化生產以及先進位程的領先後，追趕者與之的差距只會越來越大。

2000 年之初，台灣晶圓代工領域還是「雙雄」（另外一家是台聯電），但隨著台積電率先研發出 0.13 微米製程，聯電研發落後，此後聯電再未趕上台積電。

2017 年台積電在全球晶圓代工領域市占率 57.8%，聯電排名第 3，但僅有8.5%。

資本開支高企，未來保持強者恆強趨勢。

從資本開支角度，2017 年台積電 Capex 高達109 億美元，遠高於其他代工廠，能夠與之相競爭的晶圓廠僅有三星（242 億美元）和英特爾（132 億美元）。

晶圓代工領域有極強的技術投入正反饋效應：持續的技術投入帶來先進位程優勢，先進位程優勢帶來持續的訂單收入與利潤，持續的訂單得以支撐未來更大規模的技術投入。

3、先進位程具有局限性，長效節點由此誕生

經濟性決定應用與節點匹配

先進位程設備折舊成本高昂，隨製程進展成本逐漸提高。

以台積電及聯電為例，其成本結構中折舊費用占比接近 50%，設備折舊在成本中占比最大。

越先進的製程其設備進行折舊的年限越少，且由於技術先進其資本支出的金額更大，反映到成本相對更高。

除設備折舊以外，更先進的製程涉及到專利使用費可能性更高（成本占比約 30%），且採用的直接、間接材料成本更高（成本占比約 7%），同樣帶來先進位程成本的提高。

因而晶片設計廠商在選擇製程時，需要考慮對應其應用領域，性能與成本的關係，選擇合適的製程達到性能與成本的平衡點。

40nm、55nm 節點包括物聯網 WiFi/藍牙晶片等應用，一次投片的費用極高，節點停留時間長。

銳迪科、上海樂鑫等國內廠商 WiFi、藍牙晶片產品主要採用 55nm 及 40nm 打造，節點停留時間長達 5 至 6 年，主要原因在於流片成本較高，轉移製程動力不足。

對於 40nm來說，一次流片成本在 40-60 萬美元級別，14nm 則需要 200-300 萬美元左右，流片費主要為製作掩膜的費用。

由於更高節點流片成本、設計成本均較高，在需求未發生根本性變化情況下製程轉移的動力較弱，這些晶片本身大多運用在中低端領域，對於晶片性能沒有大幅提升的要求，因而製程轉移動力較弱。

28nm 主晶片逐漸流向更低製程，需求尚待上層節點轉移填補。

28nm 目前多包含 AP主晶片等性能性晶片，隨著市場對於主晶片性能要求的提升，這些晶片的製程會跟隨需求逐漸向下流動，以保持核心競爭力。

隨著主晶片由 28nm 向下轉移，而其他晶片 40nm、55nm向下轉移不足，28nm 當前部分或出現需求斷層、晶圓代工廠產能過剩情況。

4、淺析長效節點：28nm 當前具備成本優勢

在設計成本不斷上升的情況下，較少的代工廠客戶可以負擔得起轉向高級節點。

根據Gartner 的數據，16nm / 14nm 晶片的平均 IC 設計成本約為 8000 萬美元，而 28nm 平面器件則約為 3000 萬美元，設計 7nm 晶片需要 2.71 億美元。

而根據 IBS 的數據，28nm 平面器件的設計成本大致在 5130 萬美元，而 7nm 晶片需要 2.98 億美元。

對於多數客戶而言，轉向 16nm / 14nm 的 FinFET 較為昂貴。

就單位晶片成本而言，28nm 優勢明顯，將保持較長生命周期。

一方面，相較於 40nm及更落後製程，28nm 工藝在頻率調節、功耗控制、散熱管理和尺寸壓縮方面具有顯著的優勢。

另一方面，由於 20nm 及更先進位程採用 FinFET 技術，維持高參數良率以及低缺陷密度難度加大，每個邏輯閘的成本高於 28nm 製程。

雖然高端市場會被 7nm、10nm 以及14nm/16nm 工藝占據，但 40nm、28nm 等並不會退出，28nm–16nm 工藝現在仍然是台積電的營收主力，中芯國際保持製程階梯的連續性，持續提高 28nm 良率極為重要，預期 28nm將在較長時間保持強需求工藝節點地位。

28nm 需求結構由邏輯向特殊工藝演變，市場需求穩定。

2015 年至 2016 年，28nm 工藝主要應用在手機應用處理器及基帶，同時，機頂盒和數位電視等市場需求不斷興起，2019年至 2020 年 28nm 工藝將滲透到混合信號產品和 ISP 晶片領域，不斷湧現的新應用將促進28nm 工藝保持較長的時間窗口。

根據 IBS 估算，2014 年全球 28nm 晶圓需求 291 萬片，預計 2018 年將增至 430 萬片，2024 年將緩減至 351 萬片。

5、中芯國際：成熟製程貢獻業績，先進位程將臨突破

先進位程即將突破，成熟製程、特色工藝收入貢獻大。

（1）公司 28nm 技術於 4Q13 推出，包括 PolySiON、HKMG 製程。

28nm 技術的收入貢獻從 2016 年的 1.6%增至 2017 年的 8.0%，2018Q3 略降至 7.1%。

第二代 HKMG，即 HKC+預計於 2019 年 H1 量產，有望拉動 28nm 收入回升。

此外，公司近期 14nmFinFET 已開始導入客戶，預計於 2019 年下半年量產，未來中芯國際會在保持盈利能力的前提下持續提升先進位程。

（2）成熟技術節點和特殊工藝平台上，公司大力強化高性價比的產品，包括電源管理晶片 PMIC、圖像傳感器 CIS、嵌入式非易失性存儲 eNVM（eEEPROM、eFlash、MTP、OTP 等）、微機電系統 MEMS、射頻 RF、LCD driver等。

公司 40nm 至 0.35μm 製程技術成熟，2018Q3 營收占比達 92.9%，是公司最主要的盈利來源。

12 英寸成熟製程方面應用處理器、視頻處理晶片、WiFi 藍牙晶片為主要應用。

其中 40nm 製程營收占比約 18.7%，主要來自邏輯、射頻、NAND。

55/65nm 營收占比約21.0%，主要來自邏輯、MCU、射頻、NOR、eFlash 等。

8 英寸方面 PMIC、指紋識別、圖像傳感器為主要推動力。

其中 0.15/0.18μm 營收占比最大，約 39.5%，對應電源管理晶片、指紋識別晶片、圖像傳感器需求。

0.11/0.13μm 營收占比約 8.7%，主要來自 CIS、嵌入式存儲。

公司主要客戶包括高通、華為、博通、FPC、格科微、兆易創新等。

預計 28nm HKC+工藝 2019H1正式量產。

當前28nm 營收占比不高，2017年貢獻7.9%，2018Q3 下滑至 7.1%。

主要原因在於中芯國際當前 28nm 以較為低端的 PolySion 工藝為主。

HKMG 產能及良率尚不高，同時製程向下遷移，28nm 全球產能目前處於過剩狀況。

28nm HKMG 的升級工藝 HKC+，對標台積電 28nm HPC+，為 28nm 最後一個版本，將顯著提升性能、降低功耗，有望開拓部分智慧型手機及物聯網應用市場。

14nm 預計將於 2019 年 H2 量產，應用品類「三步走」策略，打開公司成長空間。

14nm需解決 FinFET 技術問題，是下一步進入 10nm 以及 7nm 的關鍵節點。

根據 1Q18 電話會議，14nm 量產主要經歷三個階段，第一階段是成本>ASP，第二季度成本與 ASP 相抵，第三階段成本<ASP。

這三個階段需要控制產能逐步爬升，在產品品類也需要慎重選擇，第一階段主要聚焦高端客戶、多媒體應用等，第二階段聚焦中低端移動應用，並且在 AI、礦機、區塊鏈等應用有所準備。

第三階段為實現高 ASP，會發展射頻應用。

以目前行業龍頭台積電來看，14/16nm 製程約占其收入 25%，占比為最大，是重要營收來源。

預計公司 2019 年成功實現14nm 量產後，逐步改善營收結構，中長期為公司帶來大量營收貢獻。

6、台積電、英特爾、三星晶圓廠產能統計

編輯：芯智訊-浪客劍

來源：中信證券研究部