美國將電晶體製程縮減到1nm 中國還能趕上嗎

近年來，晶片製造工藝的進步速度逐漸放緩，適用了20餘年的摩爾定律在新時代下也有逐漸失靈的跡象，從晶片的製造來看，7nm就是矽材料晶片的物理極限。

不過據外媒報導，美國勞倫斯伯克利國家實驗室的一個團隊打破了物理極限，採用碳納米管複合材料將現有最精尖的電晶體製程從14nm縮減到了1nm。

那麼，XX nm製造工藝是什麼意思，為何說7nm就是矽材料晶片的物理極限，碳納米管複合材料又是怎麼一回事呢？

XX nm製造工藝是什麼意思

晶片的製造工藝常常用90nm、65nm、40nm、28nm、22nm、14nm來表示，比如Intel最新的六代酷睿系列CPU就採用Intel自家的14nm製造工藝。

現在的CPU內集成了以億為單位的電晶體，這種電晶體由源極、漏極和位於他們之間的柵極所組成，電流從源極流入漏極，柵極則起到控制電流通斷的作用。

而所謂的XX nm其實指的是CPU的上形成的互補氧化物金屬半導體場效應電晶體柵極的寬度，也被稱為柵長。

柵長越短，則可以在相同尺寸的矽片上集成更多的電晶體——Intel曾經宣稱將柵長從130nm減小到90nm時，電晶體所占得面積將減小一半；在晶片電晶體集成度相當的情況下，使用更先進的製造工藝，晶片的面積和功耗就越小，成本也越低。

之前說了要想在面積有限的矽片上集成更多的電晶體，就要想法設法降低柵長，那麼柵長又是由哪些因素決定的呢？還是先從晶片是如何被製造出來的說起。

CPU製造流程

要製造CPU，第一步是製造晶圓（將晶圓切成小片後即可得到晶片），對於晶圓製造筆者在《鐵流：台積電申請赴大陸設廠意欲何為》一文中已有介紹，本文不再複述。

在得到晶圓後，要製造CPU，還要進行以下步驟：

一是濕洗。

用各種化學藥劑清洗晶圓，確保晶圓表面沒有雜質。

二是光刻。

使用光刻機將雷射光束穿透畫著線路圖的掩膜，經物鏡補償各種光學誤差，將電路圖成比例縮小後映射到矽片上，然後使用化學方法顯影，得到刻在矽晶片上的電路圖。

光刻示意圖。

最上方的是掩膜，中間的是物鏡，用來補償各種光學誤差，最後將電路圖成比例縮小後映射到矽片上。

三是離子注入。

在矽晶片不同的位置嵌入不同的物質，進而形成電晶體。

四是蝕刻。

使用刻蝕機將晶片上多餘的部分去掉，得到所想要的結構。

五是等離子沖洗。

用較弱的等離子束轟擊整個晶片，達到清潔的效果。

六是熱處理。

瞬間把晶圓加熱到1200攝氏度以上，然後慢慢地冷卻下來，使得注入的離子能更好地被啟動以及熱氧化，並在晶片中形成場效應管的柵極。

七是氣相澱積。

通過物理、化學氣相澱積設備進一步精細處理晶片表面，並給晶片鍍膜。

八是電鍍、化學、機械錶面處理。

在完成上述光刻、刻蝕等步驟後，還需要完成封裝和測試工作。

用後道光刻機等製造設備給晶片裝個殼，將之前加工好的晶片和基片、散熱片堆疊在一起，最終形成我們日常見到的四四方方、帶針腳和商標的CPU。

測試可以鑑別出每一顆處理器的關鍵特性，比如最高頻率、功耗、發熱量等，並決定處理器的等級，比如將一堆晶片分門別類為：i5 4460、i5 4590、i5 4690、i5 4690K等，之後英特爾就可以根據不同的等級，開出不同的售價。

如果晶片產量足夠大的話，測試成本在CPU總成本的占比可以忽略不計。

回到柵長這個話題，柵長可以分為光刻柵長和實際柵長，光刻柵長則是由光刻技術所決定的。

由於在光刻中光存在衍射現象以及晶片製造中還要經歷離子注入、蝕刻、等離子沖洗、熱處理等步驟，因此會導致光刻柵長和實際柵長不一致的情況。

另外，同樣的製程工藝下，實際柵長也會不一樣，比如雖然三星也推出了14nm製程工藝的晶片，但其晶片的實際柵長和Intel的14nm製程晶片的實際柵長依然有一定差距。

勞倫斯伯克利國家實驗室突破7nm物理極限是怎麼回事

之前解釋了縮短電晶體柵極的長度可以使CPU集成更多的電晶體或者有效減少電晶體的面積和功耗，並削減CPU的矽片成本。

正是因此，CPU生產廠商不遺餘力地減小電晶體柵極寬度，以提高在單位面積上所集成的電晶體數量。

不過這種做法也會使電子移動的距離縮短，容易導致電晶體內部電子自發通過電晶體通道的矽底板進行的從負極流向正極的運動，也就是漏電。

而且隨著晶片中電晶體數量增加，原本僅數個原子層厚的二氧化矽絕緣層會變得更薄進而導致泄漏更多電子，隨後泄漏的電流又增加了晶片額外的功耗。

為了解決漏電問題，Intel、IBM等公司可謂八仙過海，各顯神通。

比如Intel在其製造工藝中融合了高介電薄膜和金屬門集成電路以解決漏電問題；IBM開發出SOI技術——在在源極和漏極埋下一層強電介質膜來解決漏電問題；此外，還有鰭式場效電晶體技術——藉由增加絕緣層的表面積來增加電容值，降低漏電流以達到防止發生電子躍遷的目的……

上述做法在柵長大於7nm的時候一定程度上能有效解決漏電問題。

不過，在採用現有晶片材料的基礎上，電晶體柵長一旦低於7nm，電晶體中的電子就很容易產生隧穿效應，為晶片的製造帶來巨大的挑戰。

針對這一問題，尋找新的材料來替代矽製作7nm以下的電晶體則是一個有效的解決之法。

碳納米管和近年來非常火爆的石墨烯有一定聯繫，零維富勒烯、一維碳納米管、二維石墨烯都屬於碳納米材料家族，並且彼此之間滿足一定條件後可以在形式上轉化。

碳納米管是一種具有特殊結構的一維材料，它的徑向尺寸可達到納米級，軸向尺寸為微米級，管的兩端一般都封口，因此它有很大的強度，同時巨大的長徑比有望使其製作成韌性極好的碳纖維。

碳納米管和石墨烯在電學和力學等方面有著相似的性質，有較好的導電性、力學性能和導熱性，這使碳納米管複合材料在超級電容器、太陽能電池、顯示器、生物檢測、燃料電池等方面有著良好的應用前景。

此外，摻雜一些改性劑的碳納米管複合材料也受到人們的廣泛關注，例如在石墨烯/碳納米管複合電極上添加CdTe量子點製作光電開關、摻雜金屬顆粒製作場致發射裝置。

本次外媒報導的勞倫斯伯克利國家實驗室將現有最精尖的電晶體製程從14nm縮減到了1nm，其電晶體就是由碳納米管摻雜二硫化鉬製作而成。

不過這一技術成果僅僅處於實驗室技術突破的階段，目前還沒有商業化量產的能力。

至於該項技術將來是否會成為主流商用技術，還有待時間檢驗。

製造工藝進步放緩背後的商業因素

在過去幾十年中，由於摩爾定律在確實發揮作用，使中國半導體製造技術在追趕西方的過程中始終被國外拉出一段距離。

而近年來，晶片製造技術進步放慢，摩爾定律出現失效的客觀現象，對於中國半導體產業追趕西方來說是一大利好。

摩爾定律失效，一方面既有技術因素——先進光刻機、刻蝕機等設備以及先進晶片製造技術研發技術難度大、資金要求高……另一方面也有商業上的因素。

在製造工藝到達28nm以前，製造工藝的每一次進步都能使晶片製造廠商獲得巨額利潤。

舉例來說，假設CPU-X採用40nm製程，晶片面積200平方毫米；CPU-Y採用28nm製程，晶片面積140平方毫米（製程越小，晶片面積越小）。

一片12寸晶圓價格大約為4000美元，面積約為7萬平方毫米。

經計算可以得出，一片12寸晶圓可以切割出299個CPU-X或495個CPU-Y（40/28nm技術已經非常成熟，切割成本差異非常小，就忽略不計了）。

由於在將晶圓加工、切割成晶片的時候，並不能保證100%成果，因而存在一個成品率的問題，以49%的成品率計算，一片12寸晶圓可以切出146個符合良品標準CPU-X或242個CPU-Y，最後12寸晶圓的價格/切割出的成品晶片，可以得出結論：

採用40nm製程的CPU-X的晶片成本為27.3美元；

採用28nm製程的CPU-Y的晶片成本為16.5美元。

可以看出，採用更先進的製程，能夠有效降低晶片成本。

其次看掩膜成本，掩膜成本就是晶片加工成本以及光刻機、刻蝕機、物理、化學氣相沉積設備的折舊成本等等。

掩膜成本的高低和製程工藝的關係非常大，像40/28nm的工藝已經非常成熟，成本也低，40nm低功耗工藝的掩膜成本為200餘萬美元；28nm SOI工藝為400萬多美元；28nm HKMG成本為600多萬美元。

由於40nm低功耗工藝的掩膜成本約為200萬多美元，如果CPU-X的產量為100萬片，則分攤到每一片CPU上的成本為2美元。

28nm HKMG掩膜成本為600多萬美元，如果CPU-Y的產量為100萬片，則分攤到每一片CPU上的成本為6美元。

由此可見，在晶片產量均為100萬片的情況下，採用40nm製程CPU-X的晶片成本+掩膜成本為29.3美元，而採用28nm製程的CPU-Y的晶片成本+掩膜成本為22.5元，技術的進步有效降低了晶片的成本，可以為企業帶來更豐厚的利潤。

不過，在製造工藝達到14/16nm之後，技術的進步反而會使晶片的成本有所上升——在Intel最先研發出14nm製造工藝時，曾有消息稱其掩膜成本為3億美元。

當然，隨著時間的推移和台積電、三星掌握14/16nm製程，現在的價格應該不會這麼貴。

但英特爾正在研發的10nm製程，根據Intel官方估算，掩膜成本至少需要10億美元。

新製造工藝之所以貴，一方面是貴在新工藝高昂的研發成本和偏低的成品率，另一方面也是因為光刻機、刻蝕機等設備的價格異常昂貴。

因此，即便先進位造工藝在技術上成熟了，但由於過於高昂的掩膜成本，會使客戶在選擇採用最先進位造工藝時三思而後行，舉例來說，如果10nm製造工藝晶片的產量低於1000萬片，那麼光分攤到每一片晶片上的掩膜成本就高達100美元，按國際通用的低盈利晶片設計公司的定價策略8：20定價法——也就是硬體成本為8的情況下，定價為20，別覺得這個定價高，其實已經很低了，Intel一般定價策略為8：35，AMD歷史上曾達到過8：50……即便不算晶片成本和封測成本，這款10nm CPU的售價也不會低於250美元。

同時，相對較少的客戶會導致很難用巨大的產量分攤成本，並最終使企業放緩對先進位造工藝的開發和商業應用。

也正是因此，28nm製造工藝被部分業內人士認為是非常有活力的，而且依舊會被持續使用數年。

結語

對於勞倫斯伯克利國家實驗室將現有最精尖的電晶體製程從14nm縮減到了1nm，國人不必將其看得太重，因為這僅僅是一項在實驗室中的技術突破，哪怕退一步說，該項技術已經成熟且可以商業化，由於其在商業化上的難度遠遠大於Intel正在研發的10nm製造工藝——其成本將高昂的無以復加，這會使採用該技術生產的晶片價格居高不下，這又會導致較少客戶選擇該項技術，進而惡性循環……從商業因素考慮，大部分IC設計公司恐怕依舊會選擇相對成熟，或者稱為相對「老舊」的製造工藝。

對於現在的中國半導體產業而言，與其花費巨大人力物力財力去探索突破7nm物理極限，還不如將有限的人力物力財力用於完善28nm製程工藝的IP庫和實現14nm製造工藝的商業化量產。

畢竟，對於國防安全領域而言，現有的製造工藝已完全夠用（美國的很多軍用晶片都還是65nm的），對於商業晶片而言，很多晶片對製程的要求並不高，像工控晶片、汽車電子、射頻等都在使用在一些硬體發燒友看起來顯得老舊的製程，而對於PC和手機、平板電腦的CPU、GPU而言，14nm/16nm的製造工藝已經能將性能和功耗方面的需求平衡的很好。

筆者認為，相對於耗費大量資源去研發新材料突破7nm物理極限，還不如腳踏實地的解決現實問題。

（作者微信公眾號：tieliu1988）

本文系觀察者網獨家稿件，文章內容純屬作者個人觀點，不代表平台觀點，未經授權，不得轉載，否則將追究法律責任。

關注觀察者網微信guanchacn，每日閱讀趣味文章。