台積電三星布局3nm，「極限工藝戰」開打

近日，台積電3nm工廠正式通過環評，投資約1347億元的3nm項目將於2020年開始建廠，預計2022年底到2023年初量產。

與此同時，三星晶圓代工業務負責人在IEDM(國際電子器件大會)表示，三星以2020年大規模量產為目標，完成了3nm工藝技術的性能驗證。

隨著頭部廠商將「戰火」燒到3nm，摩爾定律的後勁兒還有多大?7nm以下節點有哪些技術挑戰?面對台積電、三星持續微縮的工藝製程，晶圓代工廠商該如何應對?

極限工藝面臨實用化經濟化挑戰

當製程微縮到7nm以下，圍繞新工藝、新架構的實用化問題日益凸顯。

多位專家向記者表示，5nm、3nm技術的集中在EUV(極紫外光刻)的經濟化，器件結構改進，以及GAA(環繞柵極)等新型架構的導入和工藝流程配套。

其中，EUV規模化的主要瓶頸是能量轉化率低。

EUV面向傳統工藝的多次曝光問題，將重複2～3次的曝光過程簡化為一次完成，起到降低工序、提升產能的作用，一直被視為延續摩爾定律的關鍵。

但資料顯示，EUV的能量轉化率僅為0.02%左右，以200w光源、100片晶圓每小時的產能需求為例，EUV需要1兆瓦的輸入功率，而ArF沉浸式掃描光刻機只需要165千瓦。

這意味著EUV的實用化必須克服耗電量和光源工作效率的挑戰。

同時，GAA等新的電晶體底層結構也引起頭部廠商關注。

相比FinFet結構的溝道三面被柵極包圍，GAA溝道的四個面或全周被柵極包圍，增強了溝道和靜電控制能力，為尺寸的進一步微縮提供可能，目前三星已經公布在3nm導入GAA的計劃，預計2021年實現量產。

芯謀研究總監王笑龍向《中國電子報》記者指出，FD-SOI(薄膜全耗盡絕緣襯底上的矽)工藝有望在3nm節點發力。

業界專家莫大康指出，SOI工藝具有減少寄生電容、提高器件頻率、降低漏電流等優勢，與體矽相比SOI器件的頻率能提高20%~35%，器件功耗下降35%~70%。

雖然具備在先進位程的發展潛力，但FD-SOI受限於SOI矽片成本偏高，產業鏈不夠完善，目前只限於RFIC等特定用途，產業生態有待培養。

作為「超越摩爾定律」的重要環節，封裝也是提升晶片集成度的關鍵。

Digitimes研究指出，為了搭配先進位程微縮及異質晶片整合趨勢，台積電研發整合的10nm邏輯晶片及DRAM的整合扇出層疊封裝(InFO-PoP)，以及12nm系統單晶片與8層HBM2存儲器的CoWoS封裝等均進入量產，並推出整合多顆單晶片的整合扇出型基板封裝(InFO-oS)、整合扇出存儲器基板封裝(InFO-MS)、整合扇出天線封裝(InFO-AIP)等新技術，而整合扇出層疊封裝(InFO)正是台積電甩開其他晶圓廠商的技術門檻。

日月光集團副總裁郭一凡指出，先進封裝的主要任務是不斷提高晶片封裝密度，縮小封裝尺寸和線長，增加I/O數量，以空間換時間。

隨著頭部廠商不斷推動製程技術發展，封裝工藝將不再是「標準」的流程，而是整體設計的重要一環。

延續摩爾定律需產業鏈形成合力

當先進位程走到7nm以下，就不得不面對「先有雞還是先有蛋」的問題。

按照摩爾定律，隨著製程的演進，電晶體集成度更高，晶片面積更小，製作成本相應下降。

但是，平均每提高一代工藝技術，研發費用將增加3倍，製造設備、材料和產線設備成本也相應提高。

根據IBS數據，10納米、7納米、5納米和3納米工藝的研發費用分別高達1.7億、3億、5億和15億美元。

一條12英寸28納米生產線所需投資約為35億美元，10納米以下工藝生產線投資高達上百億美元。

要在7nm以下延續摩爾定律，並保持產品的性價比，需要足夠的需求量形成規模經濟來攤薄成本。

集邦諮詢拓墣產業研究院分析師陳彥尹向《中國電子報》記者表示，雖然市場不斷有人質疑摩爾定律的發展是否走到盡頭，但回顧歷史，總是會有如智能處理器或高效能運算處理晶片率先導入最先進的製程節點來達到規模經濟，繼而讓更多半導體產品導入。

市場的培育需要時間。

目前來看，5nm、3nm節點主要面向FPGA等高性能計算領域，智能處理器和5G晶片。

其中FPGA在英特爾等廠商的推動下，應用領域從數據中心向邊緣計算拓展。

Global Market Insights預測，FPGA市場規模將在2022年超過99.8億美元，年複合增長率達8.4%。

隨著5G商用時間表提前至2019年，5G智慧型手機處理器和5G晶片也有望帶動先進位程發展。

Gartner半導體和電子研究副總裁盛陵海向《中國電子報》記者表示，3nm、5nm節點要形成經濟性，一方面需要晶圓代工廠商不斷推動技術的演進，提升良率和工作效率;另一方面，也要依託需求上量來壓低成本。

「這需要業界的共同努力。

」盛陵海向記者表示。

追趕進程不是形成競爭力的唯一途徑

隨著研發費用和資本支出不斷上升，投資規模越來越大，一線晶圓廠商在先進位程的優勢會更加明顯，跟進難度加劇。

但是，製程微縮並不是形成市場競爭能力的唯一途徑。

賽迪智庫研究報告指出，隨著5G、物聯網、汽車電子等新興應用的快速發展，對模擬、射頻、電源管理、傳感器等特色工藝代工需求不斷增長，全球特色工藝產能嚴重短缺，仍然存在市場空間。

以全球第二大集成電路製造代工企業格羅方德為例，由於競爭壓力和財務壓力，退出7nm FinFet研發，將重點聚焦在14nm/12nm節點，研發更具技術優勢的射頻、模擬、鍺矽、SOI等特色工藝，進一步鞏固技術和市場競爭優勢。

賽迪智庫認為，晶圓代工廠商在關注製程的同時，也可以通過抓住新興市場機遇，在電源管理晶片、功率半導體、射頻器件、化合物半導體等領域加大投資力度，在新能源汽車、5G通信等新興應用市場上加大技術和產品布局，提升企業特色工藝豐富程度，培育整體應用方案解決能力，並通過技術、資本合作加速市場突圍，培養企業和產品的競爭能力。