UCLA教授Subramanian S. Iyer：用新型封裝延續摩爾定律

UCLA的電子工程系除了電路領域有Abidi, Razavi和Frank Chang等大咖坐鎮外，其實半導體領域也是非常之強，有Kang Wang，Jason Woo等器件大師，也有今天要介紹的超級明星：Subramanian (Subu) Iyer。

早年歲月：Salicide與SiGe HBT

Iyer教授出生於印度，1977年畢業於印度最強的理工科院校——印度理工學院（IIT，被稱為印度的MIT，據說很多去美國上MIT的印度學生都是因為IIT沒錄取才會去美國MIT）。

之後，Iyer來到了美國陽光燦爛的加州，並在1981年UCLA電子工程系獲得博士學位。

所以後來Iyer教授回到UCLA，或許也因為這裡有著他年輕時最美好的回憶吧！

在1981年博士畢業後，Iyer加入了IBM的T. J. Watson研究中心。

Iyer到了IBM後不久，就對MOSFET工藝做出了非常大的貢獻，即Salicide工藝。

Salicide是」Self-Aligned Silicide」（自對準矽化物）。

Salicide的主要目的是為了減小MOSFET器件中的接觸電阻。

其做法是在柵刻蝕及源漏注入以後，以濺射的方式在上面澱積一層金屬層，然後進行第一次快速升溫煺火處理（RTA），使澱積的金屬發生反應，形成金屬矽化物。

通過設定煺火溫度，金屬僅僅在想要的區域發生反應，因此是一種自對準的過程。

然後再用刻蝕（清除不需要的金屬澱積層，留下柵極及其他需要做矽化物的Salicide。

目前，Salicide已經用在幾乎所有的MOSFET工藝中，Iyer也因為在Salicide工藝開發中做出的貢獻獲得了IBM給他頒發的第一個傑出技術貢獻獎。

在Salicide之後，Iyer於1985年成立了IBM矽基異質結構項目。

當時，異質結以及相關的band engineering研究正是如日中天，Iyer也在這方面做出了傑出的貢獻。

在異質結三極體的異質結構中，中間層有較低的能帶，因此電子很容易就由旁邊的夾層注入，從而在電晶體中由發射極經過基極到集極的電流可以大大提高，電晶體的放大倍率（beta）也為之增加；同時基極的厚度可以減小，其摻雜濃度可以增加，因而基區渡越時間減小，於是異質結三極體工作速度快，電流增益大，廣泛應用於當時的衛星通訊或是行動電話大哥大等設備中。

然而，異質結一般使用較貴的半導體材料。

為了解決成本與集成度問題，1987年Iyer第一個成功研製出了使用低價SiGe工藝的異質結三極體。

SiGe異質結三極體一開始被用在IBM的高端CPU中，不過由於功耗原因不久就被CMOS取代。

之後IBM將SiGe HBT用在了射頻系統中，獲得了巨大的成功。

Iyer因為SiGe異質結三極體而獲得了第二個IBM傑出技術貢獻獎。

更進一步：eFuse與eDRAM

在Salicide與SiGe HBT後，Iyer在IBM並沒有停下前進的腳步。

上世紀90年代到本世紀初是計算機相關晶片蓬勃發展的時代。

除了依據摩爾定律不斷地縮小CMOS特徵尺寸以外，還有不少研究者在探索其他的計算機發展方向，例如可重構計算。

為了實現實時可重配置，Iyer與他在IBM的同事們在2002年提出了eFUSE，可以通過編程來控制特定導線的通或斷。

不過，後來人們發現eFUSE這樣的「硬」編程互連線用於可重構計算不如FPGA中的「軟」變成互聯，所以eFUSE在可重構計算中已經用得不多。

然而，eFUSE在今天找到了另一種應用，就是用於保護晶片，阻止用戶實施某些操作。

例如，用戶實施某些非法操作時，eFUSE可以導通使得晶片流過巨大的電流，從而實現晶片自毀功能。

微軟的XBOX 360中就使用了eFUSE來阻止用戶燒入舊版本的firmware。

Iyer也由於eFUSE而獲得了IBM頒發的第三個傑出技術貢獻獎。

在eFUSE之外，Iyer也把目光放到了內存上。

在計算機中，DRAM存儲密度高，但是訪問速度受限，而且由於接口問題處理器訪問DRAM的帶寬也受限。

另一方方面，CPU的片上SRAM訪問速度快，帶寬大，但是存儲密度低，這就導致了很難在CPU上集成很大的存儲器。

那麼，有沒有一種既能實現高存儲密度，又能集成到CPU上實現高速訪問的存儲器呢？

Iyer給出了答案，就是把DRAM搬到CPU的晶片上，即eDRAM（embedded DRAM）。

通過使用eDRAM，CPU可以集成非常大的快速訪問內存，從而大幅提高性能。

例如，在IBM的POWER 8 CPU（下圖）中，使用eDRAM作為L3 Cache，集成了高達80MB的eDRAM在晶片上。

Iyer也因為在eDRAM方面的工作獲得了IBM第四次為他頒發的傑出技術貢獻獎。

重返校園：後摩爾定律時代的詩

Iyer在2015年選擇回到母校UCLA，目前在電子工程系領「傑出教授」頭銜。

在目前，摩爾定律的發展由於器件特徵尺寸接近極限而正在變慢。

那麼如果摩爾定律遇到瓶頸了，我們該怎麼辦呢？有一種思路，就是「More than Moore」，即不使用直接縮小器件而是挖掘CMOS電路系統其他地方的潛力來進一步實現集成度和性能的提升。

在UCLA，Iyer的志向是使用封裝技術來實現「More than Moore」。

在當代SoC技術中，所有的片上模塊都必須使用同樣的工藝。

然而，這樣會遇到各種各樣成本以及技術上的問題。

從模塊劃分角度來看，不同的模塊有不同的需求。

舉例來說，高性能數字模塊（如GPU和APU中的運算單元）需要非常快的操作速度，因此更適合使用特徵尺寸小的先進CMOS工藝。

相反，對於模擬、射頻以及混合信號電路來說，先進位程中由於電源電壓較小，因此會導致較低的信噪比以及較差的線性度。

因此，這些電路其實更適合使用較成熟的工藝去實現。

如果使用SoC，則所有模塊都使用同一種工藝，顯然不是最優解。

因此，使用封裝技術實現More than Moore的第一個好處就是不同的模塊可以用各自合適的工藝去實現，最後再用封裝技術集成在同一封裝內。

More than Moore第二個解決的問題是內存訪問問題。

之前提到過，Iyer提出的eDRAM可以部分解決片上SRAM不夠大的問題，但是對於主內存（容量高達幾GB）的訪問功耗和延遲問題，光eDRAM還是不夠的。

More than Moore通過高級封裝技術把內存與處理器放在同一封裝內，從而實現高速內存訪問。

目前Nvidia的GPU已經在使用基於HBM封裝技術的超高速內存以保證性能，可以說是More than Moore的勝利。

話說回來，Iyer在UCLA的More than Moore研究是大規模異質互聯。

目前異質互聯的模塊數量還不高，往往只有兩三個晶片模塊在封裝內做異質互聯。

Iyer的研究目標則是把異質互聯晶片模塊數量提升到數十個甚至上百個，而且去掉封裝，把所有的晶片直接裝在板上。

為什麼需要大規模異質互聯？這是因為目前小規模異質互聯中，每一塊晶片都是大規模定製晶片，很難形成規範，也很難統一接口標準。

這就造成了設計上的困難，也很難規模化。

而且，晶片之間引腳的間距不定，通訊接口必須使用功耗較大的SerDes，這就造成了功耗過大。

Iyer的思路是，把一塊大晶片拆成很多小而且接口標準化的小模塊晶片（Dielet），之後用封裝級互聯集成到一起。

由於每塊晶片的尺寸小而且形狀固定，因此晶片間的間距也可以做到很小，這樣大部分SerDes可以省去，只留下部分距離很遠的引腳需要SerDes，這就節省了功耗。

而且，由於接口和尺寸標準化，因此可以更容易地把規模做大。

每一塊小晶片都可以是一個IP，這樣就誕生了一個新的大規模異質互聯的生態。

Dielet互聯

為了實現這一偉大目標，Iyer教授在UCLA建立了異質集成與性能進化中心（Center for Heterogeneous Integration and Performance Scaling, CHIPS），並與各個領域的眾多大咖（如計算機領域的Jason Cong，醫學院的Tzung Hsiai等）合作。

讓我們期待這位Super Star在UCLA的作為！

R

eading