擴展IC晶片技術的發展路標

Imec的An Steegen將先進的封裝技術視為IC晶片未來擴展的重要組成部分，包括新的橋接技術。

Imec公司半導體技術和系統執行副總裁Steegen接受媒體採訪：與半導體工程公司（下面簡稱SE）坐下來討論IC晶片技術擴展和晶片封裝技術。

Imec正在開發下一代電晶體，但它也正在開發一些新的IC封裝技術，例如專有矽橋，冷卻技術和封裝模塊。

以下是採訪對話的摘錄。

SE：晶片製造商正在推出16nm / 14nm FinFETs電晶體，而10nm / 7nm finFETs晶片剛剛開始增長。

我們可以把finFETs晶片技術擴展到多遠？

Steegen：信息仍然是一樣的。

只要當他們發現實現了性能提升目標，這些公司就會繼續使用finFETs。

我們去年以來的情況是，前端柵極電晶體間距的縮放正在放緩。

業界已經趨向於使用這種晶片技術，但它肯定在放緩。

當你想從基礎上將它推向更先進的工藝節點時這通常會讓你需要在finFETs上花費一些時間。

但是今天，考慮到前端柵極間距縮放要求放寬，我們很難找到合適的性能增強器，以基本達成3nm類型晶片性能的設計目標。

SE：通過性能或縮放增強器，您的意思是實現晶片縮放的先進模塊 （這些模塊包括柵極自對準（self-aligned gate）觸點和完全對準的過孔（fully-aligned vias）），那麼在3納米工藝節點會發生什麼？

Steegen：我們花了很多時間，業界花費了大量的時間，仍然試圖提出性能增強器，讓我們能夠在3nm上搭配finFETs。

例如，如果我們能夠在低k領域中找到突破，這對於處理finFETs的性能將是一個很大的幫助。

但是今天，它並沒有達到製造3nm晶片目標所需的價值。

我們仍然在矽鍺（SiGe）和鍺（Ge）等高遷移率溝道材料上努力工作。

這將會為你帶來額外的性能表現。

所以這些事情正在發生。

但另一方面，我們也在準備下一代器件，它是finFETs晶片的衍生產品。

這就是納米片（nanosheet）。

納米片（nanosheet）比納米線（nanowire）更重要。

納米片（nanosheet）更長更寬。

當你使用比納米線（nanowire）更寬的納米片時，性能會更好。

它有更好的靜電性能。

它比單純的finFET相比開闢了更多的性能窗口。

圖1：（a）finFET，（b）納米線和（c）納米片的橫截面模擬。

來源：IBM

SE：我們什麼時候能看到從finFETs到另一種電晶體類型的轉變，如納米片場效應電晶體（nanosheet FET）？

Steegen：今天在3nm工藝節點處，finFETs正在開始掙扎。

因此，在3納米處，我們需要為finFETs找到一個嚴格的性能增強器，或者我們需要對納米片（nanosheet）進行改變。

對我們來說，那就是3納米工藝。

我們計算完整的工藝節點。

我們說的7nm，5nm和3nm工藝節點。

但是現在讓我們這樣說 - 超越5nm工藝節點。

SE：這是什麼時間表？

Steegen：如果我說得對，3納米工藝節點就是在2021年年底或者2022年年初出現。

圖2：下一代電晶體架構。

來源：Imec

SE：今天，客戶可以走各種路徑。

一種方法是擴展器件。

另一種方法是通過將多個設備放在高級封裝中來獲得擴展的好處。

有人稱這種異構集成整合（heterogeneous integration）。

這涉及封裝類型，如2.5D / 3D，扇出和系統級封裝。

有什麼想法嗎？

Steegen：這是一條技術發展路徑。

所以今天，你已經看到了一些類型的3D異構集成封裝。

您已經擁有InFO（台積電的集成扇出，TSMC’s integrated fan-out）解決方案和EMIB（英特爾嵌入式多晶片互聯橋接，Intel’s Embedded Multi-die Interconnect Bridge）。

業內還有一些晶圓級封裝版本正在開發進行中。

所以，你仍然可以在這個3D異構技術路徑上擁有最好的電晶體。

而且這種趨勢將繼續。

這絕對是一條不容忽視的技術演進路徑。

這一技術趨勢會發生，並且會越來越多地發生。

SE：你如何看待異構整合（heterogeneous integration）的延伸？

Steegen：這當然是高性能系統。

有扇出晶圓級封裝。

您也可以使用矽橋和矽通孔。

那些提供功能和性能收益。

散熱（Cooling）是一件大事，既你需要考慮如何冷卻它們。

還有移動設備，在移動領域，從封裝級封裝轉向更像扇出級晶圓級封裝。

SE：你提起了冷卻散熱。

Imec最近推出了一款基於衝擊（impingement-based）的模塊，用於封裝級別的晶片散熱。

這是如何使用的？

Steegen：這是針對這些高性能封裝的。

即使你有扇出晶圓級封裝，也不要將你的內存放在處理器之上。

因為你仍然可能會有熱點。

這些封裝中的散熱相當困難。

您嘗試錯開您的器件。

放置更多微凸起並使用合適的材料也有幫助。

但這還不夠。

你需要封裝散熱。

今天，有冷卻系統。

如果你看到了這些，它們很龐大，體積很大。

它們不一定非常緊湊，也不足以接近熱點。

我們設計的是一個非常緊湊的模塊。

我們可以把它放在熱點背面頂部的層壓板上。

它非常小。

圖3：Imec的散熱模塊技術; （a）多噴射冷卻器的示意圖; （b）噴嘴板頂視圖。

來源：Imec

SE：Imec也在研究稱為序列（Sequential）或3D單片集成的堆疊技術。

那裡涉及什麼？

Steegen：序列（Sequential）仍然是另一種技術。

這就是在第一個完成的圖層之上建立第二層器件的地方。

在序列（Sequential）中，即使使用觸點或金屬，也可以開發第一層。

你把第二層放在頂部，然後你再對它進行設計。

SE：序列（Sequential）中，您已經討論了基於邏輯在第一層之上堆疊模擬器件層。

這種技術的一個應用是智慧型手機。

這樣做有什麼好處？

Steegen：今天，在數據機中，你需要CMOS。

而且CMOS需要具有良好的模擬性能。

finFETs在這裡並沒有真正的幫助。

那麼你需要在那裡做什麼？您可能需要分立的III-V族器件。

你想儘可能地將它們打包封裝在一起；而在這裡序列（Sequential）技術將可以提供幫助，你可以讓III-V器件非常接近CMOS。

SE：這裡有什麼問題？

Steegen：對於5G，我們希望轉向III-V器件。

當然，問題是如何到達這些襯底（substrates）。

如你所知，我們已經在邏輯上研究了很長一段時間。

你有外延生長技術。

這仍然是一個選項，即使是模擬也可以評估。

另一個是你在III-V上預製造晶圓或襯底。

你可以將它轉移到CMOS上。

SE：序列（Sequential）或單片3D技術面臨的一大挑戰是散熱預算。

您需要使用正確的退火（anneals ）溫度來激活摻雜劑，但是您還需要保持在散熱預算內，對嗎？

Steegen：今天一切都在調整中。

基本上，你需要找到可以承受不同熱量預算的不同材料。

今天，我們正在評估第二層和第一層的性能。

因此，我們在finFET上使用finFET對其進行調整，以確保器件的性能不會惡化。

對於高性能器件我們保持性能惡化在10％以內。

這意味著我們已經調整了植入物，退火和材料，以至於它們已經在達到目標性能的範圍內。

你還可以進行進一步的優化。

SE：與此同時，在傳統封裝方面，Imec正在開發自己的IC封裝矽橋技術。

這是如何演變的？

Steegen：很久以前我們開始這個研究的時候，我們稱之為矽中介層。

請記住，這實際上相當大。

這是一個完整的矽中介層，你有RDL和無源被動元件。

然後，你把你的邏輯和內存立方體放在那裡。

重點是，如果您的系統成為SoC，則它變得越來越大。

這意味著，如果您想要矽插入器在所有這些東西的下面，它將成為一個非常大的晶片，您需要開始考慮拼接了。

SE：據我了解，英特爾的EMIB矽橋嵌入在PCB中。

這連接了封裝中的晶片。

Imec的矽橋是不同的。

簡而言之，組裝過程發生在載體晶圓上。

然後，在封裝中，您將一小段矽或一個矽橋，以精細的間距裝上通孔。

橋接器將一個晶片與另一個晶片連接。

Imec的矽橋是如何工作的？

Steegen：採用這種疊層封裝的矽橋實際上更加靈活。

你現在擁有所有這些積木。

你放入層壓板。

然後，您只需在將需要連接的已經間距縮短得多的功能模塊或模具之間放上橋接。

圖4：Imec的矽橋與內插器

SE：應用是什麼？

Steegen：我們放入矽橋的電線的間距非常密集。

我們真的在提高連結速度。

它所做的是將存儲器中的存儲器連接到邏輯。

當然，你也可以考慮其他積木。

如果你想把FPGA放在你的處理器附近，那也是一個例子。

SE：您是否使用插入器放棄了2.5D？

Steegen：不會。

最後，如果你在橋接或矽片插入器上使用它，這是一個概念。

唯一的事情是你想要製造矽中介層的大小。

所以也許用矽橋來做它更靈活一些。

SE：過去，你曾經談到過一些叫做混合縮放的東西。

那是什麼？

Steegen：它有兩個名稱。

有人說異構整合。

其他人說雜化（hybridization）。

原則上，我們的意思是一樣的。

這實際上意味著你有一個你想要劃分成塊的系統。

您希望在該模塊中使用首選的IC技術，然後您可以找到一種以最緊湊的方式完全打包封裝在一起的方法。

SE：你還在追求這種設計嗎？

Steegen：當然。

實際上，在我們的邏輯，內存和互連程序中，它們現在可以一起工作。

它涉及我們稱之為STCO或系統技術的協同優化。

你可以用它做很多事情。

我們正在研究STCO的集成助推器。

例如，你可以有一個背後的配電網絡。

如果我們能夠從前線拿走這一點，那麼你可以提高面積和性能。

你可以把它放在晶圓背面的封裝中。

你獲得面積和性能。

SE：這就像你在電晶體縮放中所做的一樣。

您正在開發縮放助推器。

不同的是，你正在開發封裝的助推器，對吧？

Steegen：就像我們在設計技術協同優化或DTCO方面所做的那樣。

這涉及到像自對準門觸點這樣的技術。

現在，在系統級別上，您可以從SoC級別開始，有目的地開始這樣做。

那肯定會到來。

SE：那麼傳統IC縮放會發生什麼？

Steegen：所以當你說：'你繼續縮放（scaling）嗎？'答案是肯定的。

我們繼續在SoC級別進行功耗，性能，面積和成本縮放（scaling）。

這意味著電晶體的層級進行縮放（scaling）。

這意味著電路級別。

但它也意味著系統級別。

這是剝洋蔥的層次。

你必須讓它們一起工作。

（完）