模擬技術的困境｜半導體行業觀察

來源：本文由半導體行業觀察翻譯自semiengineering 作者BRIAN BAILEY ，謝謝。

在這樣一個對數字電路處理有利的世界中，模擬技術更多地用來處理對它們不利的過程。

但這個現象可能正在改變。

我們生活在一個模擬世界中，但數位技術已經成為主流技術。

混合信號解決方案過去包含大量模擬數據，只需要少量的數位訊號處理，這種方案已經遷移到系統應用中，在系統中第一次產生了模數轉換過程。

模擬技術衰落有幾個原因，其中一些是建立在自身缺陷上的。

摩爾定律適用於數字電路而不是模擬電路；電晶體可以而且必須做得更小，這有利於數字電路。

但這對模擬電晶體的影響並不大，反而器件尺寸越小，模擬器件特性往往越差。

器件的小型化一直是這個世界技術進步的關鍵，在這一點上模擬技術不能跟上時代，漸漸被遺忘了。

工藝技術已經針對數字化進行了優化，這並不奇怪，但這對剩下的模擬元件造成越來越大的壓力。

產品生命周期中的製造工藝變化和參數退化在模擬世界中更具挑戰性。

這意味著模擬元件需要比數字元件更多的分析和巧妙的設計。

模擬技術仍然被認為是一種藝術，而且自動化並沒有以數字方式遷移到工具中，這意味著模擬生產力繼續下降。

我們正在發現在晶片中，即使是非預期的模擬內容也占據了SoC表面積很大的一部分，而且模擬器件的設計需要很長時間，也要承擔風險。

諷刺的是，隨著數字設備越來越小，晶片越來越大，SoC設計的幾個方面開始看起來更像是模擬問題。

時鐘和功率分配正在迅速成為模擬問題。

晶片依賴於PHY電路移動圍繞系統移動數據，這些是模擬電路的特點。

對於不能兼容模擬內容的晶片（基本上也就意味著所有晶片），上述幾個方面僅僅是為什麼摩爾定律無法實現晶片總面積、功率、性能提升的部分原因，缺乏對模擬信號和器件的關注，這是數字晶片現在付出代價的原因。

業界對這一趨勢沒有任何論據。

Morton CTO首席技術官Oliver King表示：「領先的高級工藝非常適用於邏輯密度和性能設計，因此模擬電路必須遵守設計規則所帶來的限制。

同樣的情況是，這些過程的建模並沒有針對模擬設計進行優化。

」

西門子商業顧問公司的產品營銷經理傑夫·米勒補充說：「小功能尺寸的先進工藝節點設計確實可以滿足大規模數字邏輯的需求。

低電壓、低功耗和地成為的邏輯電晶體是促進摩爾定理繼續想數字方向發展的關鍵因素。

然而，對於模擬設計團隊來說，將其用於越來越小的特徵尺寸的好處並不能轉化。

雖然在16nm及以下確實有很多模擬設計正在使用finFET和多模式化的工藝節點，但這通常是允許大數字和模擬（元件）在同一個晶片（die）上共存。

」

工藝技術

有跡象表明，隨著摩爾定律的放緩，這種情況可能會發生變化。

Synopsys的TCAD產品營銷經理Ric Borges說:「創造工藝設計的公司有它們自己關注的三個重要方面。

成本是非常重要的，而且必須與性能、功率特性和可靠性相平衡，一些諸如汽車和醫療之類的應用，在可靠性方面非常嚴格，而其他應用則不那麼嚴格。

」

Borges指出，有很多模擬工藝使用較大的功能尺寸。

「很多人仍在180和130nm尺寸內製造。

在該基準線內，可能存在解決不同功率或電壓水平的衍生物。

」

可能需要不同的思考方式來解決問題。

「高電壓電晶體的尺寸往往沒有得到很好的優化。

」 Microsemi的集成電路工程總監Mathieu Sureau說：「在某些情況下，鑄造廠可能只會提供比我們需要的更高的給定電壓擊穿，這讓我們面臨兩個選擇 ——不去做任何改變，我們將面臨尺寸損失；或者開發我們自己的器件，但這不是最佳方案，因為我們需要驗證它的可靠性。

」

混合信號通常必須利用更多的現代工藝來獲得必要的數字密度。

Synopsys產品營銷副總裁Tom Ferry說：「我們開始看到工藝技術公司採用數字28nm製程並創建衍生產品。

這些是針對具有比傳統28nm技術具有更多模擬或功率內容的特定設計。

」

模擬設計規則可能包含額外的複雜性。

Miller指出：「在聚焦數字化的工藝節點中，設計規則主要是保證可製造性和產量。

在模擬技術中，通常還有其他設計規則用於捕獲許多『模擬效應』，例如良好的鄰近效應（proximity effects）、應力效應（由於STI等）和模式變化（proximity effects）效應。

它們可能導致電晶體尺寸大於最小可製造尺寸，用於精確或匹配區域。

換句話說，模擬技術通常會模擬高級節點中更大特徵尺寸的工藝，從而進一步降低了模擬模塊的工藝縮放的優勢。

」

但是存在一些問題，有人從中看到了機遇。

Sureau指出：「Guarding / latchup準則/ PDK規則對於許多設備通常很差或不存在。

這為設計團隊提供了可能獲得優勢的空間，或者至少與其他團隊有所區別，關鍵在於他們如何以最優化的方式克服這些問題。

」

Synopsys認為， TCAD技術越來越多的使用幫助代工廠優化和生產衍生產品工藝技術。

TCAD採用電晶體的物理表征，並對電晶體的製造組裝進行了物理描述。

然後，一旦定義了物理結構，就可以進入設備模擬來分析性能。

「它還可以確定如何修改製造過程，以便能夠實現我想要在我的產品中使用的一些器件級或電路級特性，」 Borges解釋說，「這可以在任何晶圓被創建之前完成，並且可以顯著縮小我們需要探索的空間。

然後，您可能需要進行一些晶圓運行來驗證仿真是否正確。

這可以做得更快，因為有很多不合理的部分已經被消除了。

」

競爭格局

隨著我們遷移到finFET，數字電路再次受到青睞。

「為7nm的 finFET數字設計PLL非常困難。

」Ferry說「模擬設計很難。

finFET主要用於數字化。

」

Miller證實：「FinFET對模擬來說並不是很友好。

設計人員僅限於少量設備尺寸，互連寄生效應往往更難解決，而且還需要考慮更多與layout相關的效應，必須實現設備之間的良好匹配。

」

隨著汽車成為半導體消費大戶，未來可能會有好消息。

「通過TCAD，工藝設計公司可以了解它們對於PLLs和其他模擬部件的工作效果。

」Ferry說：「隨著晶片進入汽車市場的模擬內容越來越多，可靠性也越來越重要，因為它們的市場越來越大，所以我們會有更多的類型。

今天汽車設計的晶片比五年前要多。

這使得他們值得投資更多的錢，以便獲得更多的生意。

我們需要平衡這個郭晨，以滿足集成部件的數字和模擬需求。

」

需要大量模擬晶片的晶片，包括傳感器、電源管理、集成MEMS和成像應用等組件，並不急於獲得數字支持的最新節點。

許多這些組件中需要與高電壓相互作用，對噪聲非常敏感，並受益於標準邏輯過程中無法獲得的特殊器件類型和隔離技術。

Miller說：「這導致了專門從事模擬能力的「超摩爾」 工藝節點的興起。

這些技術是新的工藝風格，但應用於更大的特徵尺寸（高達180nm！），並且支持雙極電晶體、高壓DMOS器件（一些器件能夠處理超過100V！），以及埋井和其他隔離策略，允許高精準模擬與嘈雜數字共存。

當模擬是設計的關鍵需求時，我們看到很多客戶選擇這些工藝。

」

分出勝負

已經開發了設計技術來幫助模擬電路克服其中的一些問題。

例子包括後期校準和模擬電路的數字輔助，以動態調整變化。

這些不是免費的。

數字補償的一個例子是流水線ADC。

這具有計算開銷和數字的延遲，意味著補償比純模擬實現更慢，並增加了總功耗。

在技術節點上也可能有妥協的餘地。

「對於混合信號設計來說，數字內容龐大，但這不足以證明跳轉到finFET的合理性，我們看到大量針對65nm的設計是一個不錯的中間位置。

」 Miller說：「對於需要一些射頻功能的設計，例如針對IoT邊緣設備市場的設計，這一點尤其如此。

」

可靠性

老化模型（Aging models）已經基於數字電路開發，並且在生命周期中，對模擬/ RF可靠性的關注不多。

對於必須保證產品壽命的汽車和醫療應用來說，這可能會成為一個更大的問題。

許多模擬電路依賴於匹配，這意味著如果兩個組件老化程度和方式不相似，則會產生其他問題。

這可能導致更頻繁的重新校準，也可能導致更複雜的設計。

如果器件無法重新連接到測試儀進行校準，也可能意味著晶片或系統需要額外的複雜性。

較小的幾何形狀具有更多的可變性。

「由於我們能夠以大量的細節來模擬製造工藝，所以我們可以在製造工藝流程中注入可變性」，Borges說：「隨著規模的不斷擴大，這一趨勢正變得越來越重要。

通常，對於與數字相關的模擬應用，如設備匹配來說，這些效果變得更為重要。

需要精心設計的過程來實現著一些功能。

」

必須注意，不需要對這些模型產生太多的悲觀情緒。

「重要的是保持相關變異的來源，因為實際上，一些變異性來源可能在某種程度上互相抵消。

」他說。

結論

業界長期以來對數字化的關注已經導致模擬技術被儘可能地擠出圈子，但模擬總是必須的。

今天，當模擬內容很重要是，對於這個問題的答案是，留在較大的節點上，但是代工廠的額外努力可能產生一些更好的折中方案，允許數字和模擬可以集成而不會有不公平的偏見。

汽車可能是推動這一趨勢的行業。

原文連結：https://semiengineering.com/analogs-unfair-disadvantage/

今天是《半導體行業觀察》為您分享的第1281期內容，歡迎關注。