中國微電子所在FinFET工藝上的突破有何意義？

雷鋒網按：SOI技術作為一種全介質隔離技術，可以用來替代矽襯底。

為何FinFET會成為主流，即便是掌握了22nm FD-SOI工藝的格羅方德還是購買了三星的14nm FinFET技術授權呢？本文將會解析：新型FinFET邏輯器件工藝突破到底有什麼影響？

最近，中國微電子所集成電路先導工藝研發中心在下一代新型FinFET邏輯器件工藝研究上取得重要進展。

微電子所殷華湘研究員的課題組，利用低溫低阻NiPt矽化物在新型FOI FinFET上實現了全金屬化源漏（MSD），能顯著降低源漏寄生電阻，從而將N/PMOS器件性能提高大約30倍，使得驅動性能達到了國際先進水平。

基於本研究成果的論文被2016年IEEE國際電子器件大會（IEDM）接收，並在IEDM的關鍵分會場之一——矽基先導CMOS 工藝和製造技術（PMT）上，由張青竹做了學術報告。

那麼，這個新型FinFET邏輯器件工藝是幹啥用的呢?通俗的說就是下一用來製造CPU等邏輯器件的工藝，舉例來說，現在14/16nm晶片大多採用FinFET工藝，而這個新型FinFET則是國內對下一代工藝的有益探索。

| FinFET和SOI

在介紹微電子所開發出的新工藝之前，先介紹下FinFET和FD-SOI工藝。

FinFET 中的 Fin是指鰭式，FET是指場效應電晶體，合起來就是鰭式場效應電晶體。

在FinFET問世前，一直在使用MOSFET，但由於當柵長小於20nm的情況下，源極和漏極過於接近且氧化物也愈薄，這很有可能會漏電現象。

因此，美國加州大學伯克萊分校胡正明、Tsu-Jae King-Liu、Jeffrey Bokor 等三位教授發明了FinFET，把原本 2D 構造的 MOSFET 改為 3D 的 FinFET，由於構造很像魚鰭，也就得名「鰭式」。

2015年，胡正明教授憑藉在FinFET上的貢獻榮獲美國年度國家技術和創新獎。

根據胡正明教授本人的介紹，FinFET實現了兩個突破：一是把晶體做薄並解決了漏電問題，二是向上發展，晶片內構從水平變成垂直，也就是把2D的MOSFET 變為 3D 的 FinFET。

而這種做法有怎樣的效果呢？

台積電就曾表示：16nm FinFET工藝能夠顯著改進晶片性能、功耗，並降低漏電率，柵極密度是台積電28nm HPM工藝的兩倍，同等功耗下速度可以加快超過40％，同頻率下功耗則可以降低超過60％。

值得一提的是，被三星挖走的前台積電員工梁孟松的博士論文指導教授就是胡正明，想必這也是三星能夠在14nm FinFET上實現大躍進的原因之一吧。

相對於在電晶體上做文章的FinFET，SOI工藝則著眼於晶片底襯。

SOI（Silicon-On-Insulator絕緣體上矽）是指絕緣層上的矽，是一種用於集成電路集成電路的供應商製造的新型原材料。

SOI技術作為一種全介質隔離技術，可以用來替代矽襯底。

FD-SOI就是在襯底上做文章，在電晶體相同的情況下，採用FD-SOI技術可以實現在相同功耗下性能提高30%左右，或者在相同性能下，功耗降低30%左右。

根據格羅方德公布的數據：

22nm FD-SOI工藝功耗比28nmHKMG降低了70%；

晶片面積比28nmBulk縮小了20%；

光刻層比FinFET工藝減少接近50%；

晶片成本比16/14nm低了20%。

如果格羅方德發布的數據屬實，那麼，22nm FD-SOI擁有堪比14/16nm FinFET的性能和功耗，但晶片的成本卻與28nm相當。

而且格羅方德還表示：若是將製程提升到14nm，相對於28nm SOI的會有35%的性能提升，功耗也會降到原來的一半。

另外，SOI還具有了較高的跨導、降低的寄生電容、減弱的短溝效應、較為陡直的亞閾斜率，與體矽電路相比，SOI電路的抗輻照強度提高了100倍。

在高溫環境下，SOI器件性能明顯優於體矽器件。

那麼，為何FinFET會成為主流，即便是掌握了22nm FD-SOI工藝的格羅方德還是購買了三星的14nm FinFET技術授權呢？

原因就在於採用SOI工藝成本較高，而且現階段Intel和台積電在矽襯底上能夠做出滿足要求的晶片，所以依舊使用矽襯底，台積電市場份額巨大，而Intel有最好的技術，兩家選擇了FinFET，自然而然整個產業鏈就跟著走，SOI工藝也就只能在射頻和傳感器市場找存在感了。

| 摩爾定律放緩是微電子所自主工藝的機會

由於技術和商業上的原因，摩爾定律也失去了效力，而且受制於光刻技術、矽材料的極限等因素，若要再進一步提升晶片性能，將FinFET和SOI相結合的道路不失為解決之道——採用FinFET+SOI襯底來提升晶片性能，畢竟FinFET（電晶體）+FD-SOI（底襯）顯然是優於FinFET（電晶體）+矽襯底的。

而且由於商業上的原因，在製程大於28nm的情況下，隨著晶片製程的提升，成本會逐漸降低，但是在晶片製程達到28nm以後，單個電晶體的成本卻不降反升。

這使得X nm FinFET（電晶體）+FD-SOI（底襯）的做法不僅在性能上不會遜色於Y nm FinFET（電晶體）+矽襯底（X>Y），與在商業上也很可能是有一定優勢的。

而這也是兼容主流體矽FinFET工藝，通過體矽襯底形成介質隔離的類SOI器件（FOI FinFET）已經成為重要的研究方向的原因。

而微電子所的新工藝就類似於FinFET（電晶體）+FD-SOI（底襯）的思路，根據微電子所官方介紹可以整理，新型FinFET器件工藝有以下特點：

一是針對FOI FinFET的固有缺陷，採用基於低溫低阻NiPt矽化物的全金屬化源漏在介質隔離上可以有效消除常規體fin上的漏電影響，並大幅降低源漏寄生電阻。

使實際物理柵長為20nm的FOI FinFET的源漏接觸電阻和方塊電阻分別減小10倍和1.1倍，從而將N/P型FOI FinFET器件性能提高大約30倍，並且維持新結構的優異短溝道抑制特性。

二是由NiPt全金屬源漏與Si介面的晶格失配在溝道中產生了附加張應力，有效地增強了電子遷移率，為N型 FOI FinFET的溝道遷移率增強技術提供新的集成方案。

三是通過肖特基源漏（SBSD）技術使源漏寄生電阻進一步降低，有效地提升了P型 FOI FinFET器件驅動性能（大於50%）。

研究結果表明，全金屬化源漏FOI FinFET相比類似工藝的常規FinFET漏電降低1個數量級，驅動電流增大2倍，驅動性能在低電源電壓下達到國際先進水平。

由於替代了傳統的源漏SiGe外延技術，與極小pitch的大規模FinFET器件的兼容性更好，有助於降低製造成本，提高良品率，具有很高的技術價值。

也正是因此，微電子所的新型FinFET器件工藝能夠得到IBM、意法半導體等國際知名主流集成電路公司的青睞。

最後要說的是，能否被商業化，技術指標是一方面，產業聯盟也非常重要。

如果國內研究所、企業能夠和IBM、意法半導體、格羅方德等公司組成產業聯盟，共同推廣這項工藝，也許能有所斬獲。