摩爾定律已死？莫慌，看這篇文掃掃盲先

虎嗅註：關於摩爾定律是否已經失效的討論越來越多，所以半導體行業就要停滯了嘛？先別忙著下結論，看看下面這篇文章掃掃盲吧。

在「患病多年」後，摩爾定律於51歲「壽終正寢」。

（計算設備體積隨著半導體工業發展呈指數式縮小）

1965年，英特爾聯合創始人戈登-摩爾(Gordon Moore)觀察到，集成電路中的元件集成度每12個月就能翻番。

此外，確保每電晶體價格最低的單位晶片電晶體數量每12個月增長一倍。

1965年，單位晶片50個電晶體可以帶來最低的每電晶體成本。

摩爾預計，到1970年，單位晶片可集成1000個元件，而每電晶體成本則將下降90%。

在對數據進行提煉和簡化之後，這一現象就被稱作「摩爾定律」：單位晶片電晶體數量每12個月增長一倍。

摩爾的觀察並非基於任何科學或工程原理。

這僅僅反映了行業發展趨勢。

然而，在隨後的發展中，半導體行業並沒有將摩爾定律當作描述性、預測性的觀察，而是視為規定性、確定性的守則。

整個行業必須實現摩爾定律預測的目標。

然而，實現這一目標無法依靠僥倖。

晶片開發是一個複雜過程，需要用到來自多家公司的機械、軟體和原材料。

為了確保所有廠商根據摩爾定律制定同樣的時間表，整個行業遵循了共同的技術發展路線圖。

由英特爾、AMD、台積電、GlobalFoundries和IBM等廠商組成的行業組織半導體協會從1992年開始發布這樣的路線圖。

1998年，半導體行業協會與全球其他地區的類似組織合作，成立了「國際半導體技術路線圖」組織。

最近的一份路線圖於2013年發布。

摩爾定律提出的預測早在很久之前就已出現過問題。

1975年，摩爾本人更新了摩爾定律，將半導體行業的發展周期從12個月增加至24個月。

在隨後30年中，通過縮小晶片上元件的尺寸，晶片發展一直遵循著摩爾定律。

摩爾定律的終結

50年來晶片電晶體和工作頻率的指數式增長(註：縱坐標為對數坐標)

然而到00年代，很明顯單純依靠縮小尺寸的做法正走到尾聲。

不過，通過其他一些技術，晶片的發展仍然符合摩爾定律的預測。

在90納米時代，應變矽技術問世。

在45納米時代，一種能提高電晶體電容的新材料推出。

在22納米時代，三柵極電晶體使晶片性能變得更強大。

不過，這些新技術也已走到末路。

用於晶片製造的光刻技術正面臨壓力。

目前，14納米晶片在製造時使用的是193納米波長光。

光的波長較長導致製造工藝更複雜，成本更高。

波長13.5納米的遠紫外光被認為是未來的希望，但適用於晶片製造的遠紫外光技術目前仍需要攻克工程難題。

即使遠紫外光技術得到應用，目前也不清楚，晶片集成度能有多大的提高。

如果縮小至2納米，那麼單個電晶體將只有10個原子大小，而如此小的電晶體可靠性很可能存在問題。

即使這些問題得到解決，功耗也將繼續造成困擾。

隨著電晶體的連接越來越緊密，晶片功耗將越來越大。

應變矽和三柵極電晶體等新技術歷經了10多年的研究才得到商用。

遠紫外光技術被探討的時間更長。

而成本因素也需要考慮。

相應於摩爾定律，我們還有一個洛克定律。

根據後一定律，晶片製造工廠的成本每4年就會翻番。

新技術的發展可能將帶來更高的晶片集成度，但製造這種晶片的工廠將有著高昂的造價。

近期，我們已經看到這些因素給晶片公司造成了現實問題。

英特爾原計劃於2016年在Cannonlake處理器中改用10納米工藝，這小於當前Skylake晶片採用的14納米工藝。

去年7月，英特爾調整了計劃。

根據新計劃，英特爾將推出另一代處理器Kaby Lake，並沿用此前的14納米工藝。

Cannonlake和10納米工藝仍在計劃之中，但被推遲至2017年下半年發布。

與此同時，新增的電晶體變得越來越難用。

80至90年代，新增電晶體帶來的價值顯而易見。

奔騰處理器的速度遠高於486處理器，而奔騰2代又遠好於奔騰1代。

只要處理器升級，計算機性能就會有明顯的提升。

然而在進入00年代之後，這樣的性能提升逐漸變得困難。

受發熱因素影響，時鐘頻率無法繼續提高，而單個處理器核心的性能只能實現增量式增長。

因此，我們看到處理器正集成更多核心。

從理論上來說，這提升了處理器的整體性能，但這種性能提升很難被軟體所利用。

半導體行業的新路線圖

這一系列困難表明，由摩爾定律驅動的半導體行業發展路線圖即將終結。

但摩爾定律日薄西山並不意味著半導體行業進步的終結。

愛荷華州大學的計算機科學家丹尼爾-里德(Daniel Reed)打了個比方：「想一想飛機行業發生了什麼，一架波音787並不比上世紀50年代的707快多少，但是它們仍然是非常不同的兩種飛機。

」比如全電子控制和碳纖維機身。

「創新絕對會繼續下去，但會更細緻和複雜。

」

2014年，國際半導體技術路線圖組織決定，下一份路線圖將不再依照摩爾定律。

《自然》雜誌刊文稱，將於下月發布的下一份路線圖將採用完全不同的方法。

新的路線圖不再專注於晶片內部技術，而新方法被稱作「比摩爾更多」。

例如，智慧型手機和物聯網的發展意味著，多樣化的傳感器和低功耗處理器的重要性將大幅提升。

用於這些設備的高集成度晶片不僅需要邏輯處理和緩存模塊，還需要內存和電源管理模塊，用於GPS、行動網路和WiFi網絡的模擬器件，甚至陀螺儀和加速計等MEMS器件。

以往，這些不同類型的器件需要用到不同的製造工藝，以滿足不同需求。

而新路線圖將提出，如何將這些器件集成在一起。

整合不同製造工藝、處理不同原材料需要新的處理和支持技術。

如果晶片廠商希望為這些新市場開發晶片，那麼解決這些問題比提高晶片集成度更重要。

此外，新的路線圖還將關注新技術，而不僅是當前的矽CMOS工藝。

英特爾已宣布，在達到7納米工藝之後，將不再使用矽材料。

銻化銦和銦鎵砷化合物都有著不錯的前景。

與矽相比，這些材料能帶來更快的開關速度，而功耗也較低。

碳材料，無論是碳納米管還是石墨烯，也在繼續被業內研究。

在許多備選材料中，二維材料「石墨烯」被看好。

這種自旋電子材料通過翻轉電子自旋來計算，而不是通過移動電子。

這種「毫伏特」量級(操作電壓比「伏特」量級的電晶體要低得多)的電子開關比矽材料開關的速度更快，而且發熱量更小。

不幸的是這種電子材料還未走出實驗室。

石墨烯的掃描探針顯微鏡圖像

儘管優先級下降，但縮小尺寸提高集成度的做法並未被徹底拋棄。

在三柵極電晶體的基礎上，到2020年左右，「柵極全包圍」電晶體和納米線將成為現實。

而到20年代中期，我們可能將看到一體化3D晶片的出現，即在一整塊矽片上製作多層器件。

史丹福大學的電氣工程師Subhasish Mitra和他的同事已經開發出用碳納米管將3D存儲單元層連接起來的辦法，這些碳納米管承載著層間的電流。

該研究小組認為，這樣的體系結構可以將能耗降低到小於標準晶片的千分之一。

IBM的3D存儲晶片微觀結構

此外，另一種提高計算性能的方法是使用像「量子計算」這樣的技術，該技術有望加速某些特定問題的計算速度，還有一種「神經計算」技術旨在是模擬大腦的神經元處理單元。

但是，這些替代性的技術可能需要很久才能走出實驗室。

而許多研究者認為，量子計算機將為小眾應用提供優勢，而不是用來取代處理日常任務的數字計算。

去年底，谷歌量子人工智慧實驗室已證明：他們的D-Wave量子計算機處理某些特定問題，比普通計算機快一億倍。

D-Wave量子計算機

通過新材料、不同的量子效應，甚至超導等不可思議的新技術，半導體行業或許能繼續像以往一樣提高晶片集成度。

如果集成度能獲得明顯提升，那麼市場對速度更快的處理器的需求可能將再次爆發。

但目前看來，摩爾定律被打破將成為一種新常態。

摩爾定律對半導體行業的指導意義正逐漸消失。