下一代高性能電晶體——納米線能否繼任FinFET

最近IMEC發布了他們在先進位程工藝上激動人心探索的成果——基於水平納米線的圍柵電晶體。

水平納米線圍柵電晶體是FinFET技術的一種自然延伸，在工藝上他們有很多相似之處，目前FinFET的所採用的製造技術幾乎可以全部應用到水平納米線圍柵電晶體中。

利用納米線堆棧實現電晶體（截面圖）（圖片來源：IMEC）

據IEEE報導，來自IMEC的Hans Mertens研究小組，使用8納米寬的密集型納米線堆棧在傳統矽表面上成功製作了環柵式電晶體，未來經過技術改進有可能投入量產。

該團隊使用矽鍺混合材料在矽表面增設多個分層；隨後在此基礎上製作了包含多個替代層的「魚鰭」，有些類似於具有多種沉積岩結構的岩石柱。

在該步驟之後，團隊移除矽鍺，在每一鰭中只保留下兩根矽納米線。

為了成功製造電晶體，團隊在每一根納米線的四周添加了絕緣材料和金屬柵極，從而形成柵極結構。

對於處於垂直狀態的兩根納米線，納米線兩端和源極和漏極區域相互連接，成為同一電晶體的共同組成部分。

將納米線進行堆疊處理能夠增加特定面積的電流流量，也就可以提高通過電晶體特定面積的電流。

納米線電晶體的獨特之處在於其納米線的形成。

一般來說為了形成水平納米線，首先需要在矽襯底上交替外延或者澱積幾種材料，比如在矽襯底上從底層到上層形成矽襯底-ABAB*******AB的結構，其中A為犧牲層，B為納米線材料。

一種可能的推測是，納米線是在Dummy Poly GateRemoval後，暴露出Fin時，增加額外的工藝步驟來製作納米線。

由於Fin包括ABABAB層，那麼選擇一種合適的刻蝕工藝去除A，而保留B。

那麼B材料就形成了懸空的類似長方體的納米線，兩端懸掛在Source/Drain上。

然後對納米線的形狀進行一定的加工，使得其截面變成圓形。

變成圓形對後續的Gate Dielectric生長和器件可靠性有好處。

接著進行Gate Dielectric和Gate Metal生長。

圖片來源：Eric Vrielink

正如我們公眾號之前所報導的，IMEC使用了SiGe做A層，Si做B層，並使用了一種稱為Atomic Layer Etch（ALE）的先進刻蝕工藝。

從之前的截圖可以看到，IMEC將納米線做成近似圓形。

這裡IMEC可能使用了非常獨特的方法，可能是氧化，或者用了濕法刻蝕，或者是前面的ALE工藝能直接達到這種效果。

需要在如此小尺度上做這麼多工作，這一步工藝非常困難。

不過仍然可以發現，納米線截面積有一定波動。

其他工藝難點，例如源漏接觸等，後段工藝則是納米線和Fin工藝都需面對的挑戰。

納米線對於Fin的一個直觀優勢是其柵極對溝道的靜電控制能力又有所增加。

這有什麼好處呢？那麼為了保持同樣電流密度的源漏關斷電流，納米線電晶體的閾值電壓可以做到更低，其飽和電流密度變大。

反過來說，同樣大的飽和電流密度，納米線電晶體的漏電流密度可以做到更低。

但是其中有一個需要注意的地方，如果納米線的間隔做的過大，那麼納米線的數量可能會受限制，其單管的開啟電流可能達不到令人滿意的程度。

另一個獨特的地方是在納米線中，矽襯底上有一個寄生溝道。

IMEC採用額外的襯底注入提高寄生溝道的閾值電壓來消除漏電。

這個漏電通道也存在於FinFET中的Fin底部，有非常多方法來消除該漏電。

還有一個很有趣的地方是，納米線電晶體在結構上是一種三端器件，沒有Bulk，而且溝道全耗盡，那麼襯偏效應也就不復存在。

IMEC發布的納米線工藝非常讓人激動。

但是如果真的要投入實用，器件的可靠性、靈活性、多樣性都還需要經過考驗。

相信IMEC會在隨後發布更多關於納米線特性的細節報導，半導體行業觀察將和您一同關注。

關於作者：

Bob，摩爾精英特邀編輯，投身於半導體行業多年，致力於先進工藝和器件的研究。