摩爾定律的前世今生 | 智慧產品圈

引言

看過這樣一個寓言故事：一棵蘋果樹終於結果了。

第一年，它結了10個蘋果，9個被拿走，自己得到1個。

第二年，它結了100個果子，90個被拿走，自己得到10個。

第三年它又結了1000個果子。

其實，得到多少果子不是最重要的。

最重要的是，蘋果樹在成長！ 摩爾定律（Moore’s Law）也是這樣。

很多人在討論摩爾定律什麼時候會終結，其實，什麼時候終結不重要，重要的是在後摩爾定律時代，半導體行業怎樣繼續保持成長。

摩爾定律的前世今生

1965年，Intel公司創始人戈登.摩爾（Gordon Moore）著文指出，晶片中電晶體的數量每年會翻番，半導體的性能與容量將以指數式增長，這就是摩爾定律的雛形。

1975年，摩爾修正了該定律為：每隔24個月電晶體的數量將翻番。

電晶體數量翻倍帶來的好處就是：更快、更小、更便宜。

這就引出了摩爾定律的經濟學效益，因為對晶片來說，集成度越高，電晶體的價格就越便宜。

在20世紀60年代初，一個電晶體要10美元左右，隨著電晶體越來越小，小到一根頭髮絲上可以放1000個電晶體時，每個電晶體的價格只有千分之一美分。

在摩爾發表這篇文章的年代，晶片的集成度只有幾十個電晶體，在以後的26年時間裡，晶片集成的電晶體數量增加了3200多倍，從1971年推出的第一款Intel 4004處理器的2300個增加到奔騰II處理器的750萬個，英特爾最新的Itanium晶片已集成有17億個矽電晶體。

摩爾定律問世至今已近50年了，人們有理由懷疑，摩爾定律是否快走到頭了？半導體工藝製造技術水平在以令人目眩的速度提高，電晶體的幾何尺寸不可能無限制的縮小下去，總有一天會達到極限。

業界已有專家預計，摩爾定律可能還有十年的持續發展，但每單位電晶體成本下跌的速度將隨之減緩，無法再像過去一樣快速降低了。

其制約的因素一是技術，二是經濟。

目前65~180nm節點是最普遍的工藝技術，但有大量轉向28nm的趨勢。

為什麼呢？因為28nm工藝可能是最後一個能為客戶帶來更低成本、更低功耗，更高性能的工藝節點。

隨著電晶體降價速度減緩，半導體的價格很可能要提高，只有提高價格才能使晶片製造商能夠回收投資，這就是經濟原因。

在高性能、低功耗和低成本這三個因素中，只能選擇其中的兩個。

英特爾在一次GSA年會中指出，10nm工藝節點可能就是摩爾定律的終點。

台積電張忠謀更是語出驚人：摩爾定律大概只能再苟延殘喘5~ 6年時間， 7nm後摩爾定律就不起作用了。

為什麼大家都把10nm節點看做摩爾定律的終點，因為在10nm節點內半導體每單位成本仍可依循摩爾定律下降。

這就是「木桶理論」里的「短板」概念，一件事情的成功不是取決於最完美的部分，而是取決於它的薄弱環節。

小於10nm的工藝節點，傳統的多重曝光（Multi-Pattering）技術將不起作用，新一代的光刻技術（EUV或其他）將主宰晶片的成本。

這是技術原因。

摩爾定律的演進過程

隨著晶片體積的不斷縮小，半導體技術開始走向物理極限。

指導行業半個世紀的摩爾定律終歸會走向失效，但是未來的晶片是什麼樣的則是眾說紛紜、霧裡看花。

上世紀80年代的IC設計工藝特徵尺寸是5微米。

何曾想到今天的tech node（技術節點）已經做到了14nm。

一般認為，器件尺寸做到5nm以下時，溝道中的載流子行為將要用量子力學的理論來解釋，經典物理學的半導體器件理論將失效。

學界和業界的普遍觀點認為摩爾定律的極限是7nm，再往下走摩爾定律將失效。

讓我們回顧一下各個技術節點的演進過程。

一般每一代技術節點的差距是後一代為前一代的0.7倍，這樣後一代的面積大約為前一代的一半。

由於光刻技術的提升，在把技術節點推到0.13um以下時 ，傳統的MOSFET結構就無法scaling down（等比例縮小）下去了，短溝道效應造成載流子遷移率過低，會影響開關速率和開關電流。

英特爾有一個成功的技術將載流子的溝道遷移率提升，使摩爾定律前進到65nm（其中包括90nm和65nm兩代技術）。

但隨著scaling down的進行，只有1nm物理厚度的氧化矽層已經無法再變薄。

又是英特爾率先使用了HKMG（high-k metal gate）技術，又將節點推到了32nm。

32nm以後從材料上改進已經變得很困難，這時候3D結構的電晶體出現了。

3D結構就是我們所說的FinFET鰭式場效電晶體。

在FinFET的架構中，閘門設計成類似魚鰭的叉狀3D架構，可於電路的兩側（平面結構只能在一側控制）控制電路的接通與斷開。

這種設計的最大優點是可以大幅縮短電晶體的柵長度，同時也可以大幅改善電路控制並減少漏電流。

英特爾已經在22nm節點上成功量產了3D結構的晶片。

在未來的10nm節點上應該還會採用這個FinFET結構，但7nm節點以下就很難說了。

在3D電晶體之後是3D IC的概念。

3D IC是將wafer或者chip通過TSV技術連為一層一層的層狀結構，這樣做的好處是使IC的空間使用率大大增強，僅僅兩層就可提升200%的空間使用率！3D IC被視為今後集成電路發展的一個重要方向，而且它的商品CMOS 3D IC Image sensor數位相機也已經實現了商品化。

所以即使10nm或者7nm到頭使摩爾定律失效，但是新技術依然還會繼續發展。

摩爾定律的未來

摩爾定律的未來在哪裡？中科院微系統所王曦院士曾提出「超越摩爾定律」概念。

在單一的CMOS技術推動下，計算機時代和通訊時代都遵循「摩爾定律」往前走。

現在的CMOS「納技術」已接近物理極限，例如以傳感器為代表的智能感知時代則在依賴「超越摩爾」（MtM--More than Moore）的跨領域融合創新來推動。

MtM技術依賴非數字多元技術，無需遵循「摩爾定律」升級工藝。

我們可以大膽預測，MtM技術一定是物聯網、可穿戴設備、智慧家庭等新興領域依賴的基礎技術，在MtM技術融合創新推動下，MtM一定會形成一個方興未艾的產業。

這個產業包括傳感器、MEMS、光電、射頻、高功率、模擬等領域。

19世紀80年代是鐵路呈指數高速增長的年代，上世紀30和40年代是汽車工業指數式發展的年代，飛機製造業也一樣，在達到音速之前飛機的性能曾經快速發展。

但不管怎樣，它們的增長最後都會停下來，半導體也逃不過這個命運。

可以預測的是，只有少數的尖端晶片會繼續指數式地再發展一兩代，比如多核處理器，但我們也許會發現，大量的應用最需要的也許並不是這些最先進的設計。

從經濟的角度看，目前建一座12吋晶圓廠需要20-30億美元，18吋晶圓廠則要花1.4倍之多。

由於花不起這筆錢，迫使越來越多的公司退出了晶片這個看起來「高大上」的行業。

因此摩爾定律要再維持十年的壽命，也決非易事。

最近，德國一家固體電子研究所PDI與日本NTT基礎研究室、美國海軍等單位，研製出了世界最小的電晶體，直徑是167皮米（0.167nm）。

0.167nm是個什麼概念呢？是目前已知最先進的IBM 7nm的1/42、人類頭髮的60萬分之一、DNA鏈的1/15。

這是一個在砷化銦晶體上製備的電晶體。

這種分子級電晶體的出現，也許說明摩爾定律真的走到極限了！

當然這種分子級電晶體集成到晶片中還是很遙遠的事，但我們已經看到在摩爾定律之後晶片的模樣。

假如真的摩爾定律的路線---提高速度、降低能耗、降低價格—-有一天走不通了，未來受影響的將不僅僅是IT行業，許多與我們生活息息相關的產業都會受到很大影響。

還有一種觀點是，即使電晶體尺寸的縮小無法帶來速度和價格上的優勢，也會換來功耗的降低。

超低功耗的晶片將會在2020年前問世，超低功耗時代意味著電池都不再是必需品了，太陽能、振動、無線電波甚至汗液都能替代電池為系統供電。

總之，未來不管是more Moore還是more than Moore，技術前進的步伐是不可阻擋的！我們不必為此悲觀。