文章標籤：智原科技推出UrLibTM附加單元聯電工藝

智原科技推出UrLib+(TM)附加單元庫於聯電40LP工藝

文章推薦指數： 80 %
投票人數：10人

台灣新竹2017年5月16日電 /美通社/ --ASIC設計服務暨IP研發銷售廠商智原科技（Faraday Technology Corporation，TWSE：3035）今日推出基於聯電40LP工藝的UrLib+™附加單元庫（Library）技術。

UrLib+是一組額外客制的單元庫，主要提供給第三方單元庫一起搭配使用，進而優化原第三方單元庫的繞線結果，取得較佳的PPA（功耗/性能/面積）、監控良率變化、降低頻率噪聲干擾、強化ESD保護、降低ECO成本，帶給客戶更多的附加價值。

依靠智原24年的單元庫開發與ASIC量產經驗，UrLib+能夠無縫整合聯電40LP平台現有的第三方單元庫，以改善繞線結果及量產良率。

藉由UrLib+的支持，CPU核心可以在時鐘樹（Clock-tree）上節省約43%的功耗。

而針對單元庫繞線效率，依據電路設計結構或單元映射流程的不同，UrLib+可以協助縮小晶片面積約4%至11%。

除了現有的40LP工藝平台外，對於其他第三方的單元庫或工藝技術，智原也支持UrLib+單元庫的移植服務。

智原科技總經理王國雍表示：「單元庫設計為IC設計的基礎，在ASIC產品多樣化的驅使下，智原對單元庫的設計一直有著開創性的想法與做法。

在聯電的先進工藝中，持續改善單元庫是我們一貫的目標，相信UrLib+可為IC設計廠商、晶圓廠、以及其他第三方單元庫供貨商帶來三者均贏的成果。

」

關於智原科技

智原科技（Faraday Technology Corporation, TWSE: 3035）為專用集成電路（ASIC）設計服務暨智慧財產權（IP）研發銷售領導廠商，總公司位於台灣新竹科學園區，並於中國大陸、美國、日本與歐洲設有研發、營銷據點。

重要的IP產品包括：I/O、標準單元庫、Memory Compiler、兼容ARM指令集CPU、DDR 2/3/4、低功耗DDR 1/2/3、MIPI、V-by-One、USB 3.X、10/100/1000 Ethernet、Serial ATA、PCI Express、可編程高速SerDes，以及數百個外設數字及混合訊號IP。

更多信息，請瀏覽智原科技網站www.faraday-tech.com或關注微信號faradaytech。

請為這篇文章評分？

相關文章　

聯電28nm正式授權大陸，衝擊中芯國際份額

來源：內容來自tehnews，謝謝。晶圓代工廠聯電獲准授權28 納米技術予中國子公司聯芯集成電路製造（廈門），聯芯28 納米預計第二季導入量產，將搶攻中國手機晶片市場。聯芯甫於去年底投產，目前以...

閱讀更多

10納米工藝現神分析，前期省芯後期省錢

半導體供應鏈正面臨越來越多的挑戰，但10nm節點將有更大的機會能夠從新技術工藝的微縮中獲得更大的好處。根據國際商業策略(IBS)的分析預計，20nm和16/14nm工藝的閘極成本將會比上一代技術...

閱讀更多

重磅！UMC將在大陸上市！

台灣又一科技大廠將登陸A股，聯電29日傍晚發布重大信息，宣布經董事會通過決議，旗下大陸子公司、和艦晶片製造（蘇州）股份有限公司，將與另一家子公司廈門聯芯集成，以及和艦從事IC設計服務的子公司山東...

閱讀更多

台南地震，半導體供應鏈受損情況盤點

版權聲明：本文內容整理自網際網路，如您覺得不合適，請與我們聯繫，謝謝。今日凌晨，我國台灣台南市發生5.6級的地震，其中半導體企業雲集的台南科技園區的震級別為4級別。我們來看一下迄今為止，有哪些供...

閱讀更多