智原科技推出UrLib+(TM)附加單元庫於聯電40LP工藝
文章推薦指數： 80 %
ASIC設計服務暨IP研發銷售廠商智原科技（Faraday Technology
Corporation，TWSE：3035）今日推出基於聯電40LP工藝的UrLib+™附加單元庫（Library）技術。
UrLib+是一組額外客制的單元庫，主要提供給第三方單元庫一起搭配使用，進而優化原第三方單元庫的繞線結果，取得較佳的PPA（功耗/性能/面積）、監控良率變化、降低頻率噪聲干擾、強化ESD保護、降低ECO成本，帶給客戶更多的附加價值。
閱讀全文
智原攜手聯電 發表55奈米eFlash製程解決方案
聯電（2303）與ASIC設計服務領導廠商智原（3035）今共同發表，在聯電55奈米低功耗嵌入式快閃記憶體(embedded flash, eFlash)製程的基礎矽智財元件庫（cell lib...
智原發表28納米V-by-One HS PHY和控制器IP於聯電HPC(U)工藝
台灣新竹2017年4月19日電 /美通社/ -- ASIC設計服務暨IP研發銷售廠商智原科技（Faraday Technology Corporation，TWSE：3035）今日宣布其V-by...
智原55納米eFlash解決方案推動MCU ASIC技術演進
台灣新竹2016年12月15日電 /美通社/ -- ASIC 設計服務暨 IP 研發銷售廠商智原科技 (Faraday Technology Corporation，TWSE: 3035) 今日...
智原科技推出UrLib+(TM)附加單元庫於聯電40LP工藝
台灣新竹2017年5月16日電 /美通社/ --ASIC設計服務暨IP研發銷售廠商智原科技（Faraday Technology Corporation，TWSE：3035）今日推出基於聯電40...