台積電推WoW工藝,用3D NAND的方式做GPU

文章推薦指數: 80 %
投票人數:10人

日前,在美國加州 Santa Clara 舉行的第 24 屆年度技術研討會上,台積電宣布推出晶圓堆棧( Wafer-on-Wafer,簡稱 WoW )的技術。

藉由這樣的技術,GPU業者包括英偉達(Nvidia)及AMD都將會受惠,他們不再需要通過增加晶片物理尺寸,或縮小製造工藝來達到提升產品性能的目的。

另外,台積電還同時宣布與Cadence合作,將通過Cadence的 EDA 軟體與IP,來生產 5 納米或 7 納米工藝的移動晶片。

台積電錶示,由於晶圓上的平面空間有限。

因此,透過 WoW 技術可以透過矽通孔(TSV)互連,將多層邏輯運算單元以立體方式堆棧在一起,架構出高速、低延遲互連性能。

而這樣的生產方式早就運用在 DRAM 及 3D NAND Flash 等內存的生產技術上,但是用在邏輯運算單元的量產上,卻還是首次。

雖然,台積電提出 WoW 技術,但是工藝的成熟度卻在量產的過程中扮演著重要的角色。

WoW現在最大的問題就是晶圓產量,當它們被粘合在一起時,如果有一個晶圓壞了,那麼即使其他兩個晶圓都沒有問題,它們也算是不良品。

這意味著該工藝需要在具有高成品率的生產節點上使用,例如台積電的16納米或10納米工藝,以降低成本,並進行初步推廣。

不過,台積電的目標是把WoW用在未來的7納米和5納米製造工藝。

隨著先進工藝技術的成熟和良率的提高,未來GPU製造商可以利用 WoW 技術,將兩個或以上功能齊全的GPU堆棧放到一張顯卡上,而不是使用兩張顯卡進行雙系統的運算。

如此不但能節省成本,而且還有體積更小、效能更佳、而且更加節能的優點。

另外,在會議上,台積電還宣布了一款採用極紫外線 (EUV) 光刻技術的新 7 納米 + 的工藝,預計將在在 2019 年上半年量產,並且屆時也有望開始 5 納米工藝的風險生產。

事實上,早在 2018 年 1月 份,台積電就開始投資超過新台幣 7,000 億元,在南科建設一座全新的 5 納米 12 吋晶圓廠,預計將於 2020 年開始量產。

至於,2018 年下半年開始,將可以期待透過 7 納米工藝所生產行動晶片、處理器和繪圖晶片,藉由他們比上一代產品更優異的性能和功率特性,為現代產品帶來更突破性的發展與優勢。

本文綜合自Technews、PIMAX報導


請為這篇文章評分?


相關文章 

迷你晶圓廠幹掉台積電?不存在的!

最近迷你晶圓廠話題又開始出現在媒體報導中,其實早在今年 4 月 1 日,就報導日本推出的「迷你晶圓廠」(Minimal Fab),瞄準物聯網時代少量、多樣的感測器需求,起價卻只要 5 億日元(0...

台積電啟動7nm量產:最快明年底邁入5nm

三星不願在7nm上使用DUV(深紫外)的過渡工藝,而是直接切入EUV,所以風險試產今年底才能開始,量產最快也要明年下旬了。不過,台積電和GF則思路有所不同,準備先用第一版7nm吸引客戶,隨後再導...

台積電將試產5nm工藝,領先英特爾太多

台積電的7nm工藝晶片順利量產後,現在更是將目光轉向了更為先進的5nm。此前台積電基於5nm工藝生產的A72晶片,速度相比於上一代提升了15%左右。相比於14nm的Intel領先英特爾的太多了。...

台積電坑慘蘋果!重磅產品被迫跳票

據外媒報導,蘋果明年推出的新款iPad將採用A10X晶片,後者預計將使用台積電的10納米製程工藝。然而,業界消息稱,由於台積電目前的10納米晶片良率較低,明年iPad機型的生產可能會延期。台積電...

台積電或推出12nm新工藝來緩解量產壓力

近日,有消息稱,台積電正在對16nm工藝進行改良,這個改良版並不是直接跨入10nm工藝,而是採用12nm工藝製程。12 nm工藝相比於現在的16 nm來說,不僅擁有更高的電晶體集成度,而且在性能...

台積電10nm工藝良率不佳,聯發科成為受害者

台積電為了趕進度已在當前試產10nm工藝,不過台媒指其10nm工藝存在較嚴重的良率問題,這意味著其10nm工藝產能將相當有限,在它優先將該工藝產能供給蘋果的情況下,對另一大客戶聯發科顯然不是好消息。