《自然》雜誌：摩爾定律這次真得到頭了！

50 年前，戈登 · 摩爾對晶片行業的發展發出預言：當價格不變時，矽晶片的性能每隔 18-24 個月便會提升一倍。

但就在上周，全球最知名的學術刊物《自然》雜誌上一篇文章寫道，下個月即將出版的國際半導體技術路線圖，不再以摩爾定律為目標了。

晶片行業 50 年的神話終於被打破了。

1965 年，英特爾聯合創始人戈登 · 摩爾提出了他著名的理論：半導體晶片上可集成的元器件的數目每 12 個月便會增加一倍。

也就是說，同樣規格的晶片的成本，每 12 個月便會降低一半。

1965 年每個晶片可以容納 50 個電晶體，摩爾預測到了 1970 年，每個晶片將能夠容納 1000 個元器件，每個電晶體的價格會降低 90%。

經過簡化，這個發現被歸納成了「摩爾定律」：每個晶片上電晶體的數目每 12 個月將會增加一倍。

戈登 · 摩爾的發現不基於任何特定的科學或工程理論，只是真實情況的影射總結。

矽晶片行業注意到了這個定律，沒有簡單把它當作一個描述的、預言性質的觀察，而是作為一個說明性的，重要的規則，整個行業努力的目標。

實現這個目標並非只靠運氣。

矽晶片的製造是一個複雜的過程，用到了來自許多不同公司的機械、軟體以及原材料。

為了保證所有的下游公司都能保持一致，並維持與摩爾定律兼容的時間表，半導體行業發布了滿足摩爾定律的預期技術及轉型路線圖。

半導體行業協會（SIA）是一個位於北美的組織，成員包括英特爾、AMD、台積電、格羅方德、IBM 等公司，他們從 1992 年就開始制定路線圖，1998 年 SIA 與全球其他類似的組織都聯合了起來，一起製作國際半導體技術路線圖（ITRS）。

最新一版路線圖發布於 2013 年。

關於摩爾定律最初計算存在的問題早在 1975 年就出現過，根據可獲取的經驗數據，戈登 · 摩爾將定律中的翻倍時間修改為 24 個月。

就這樣，在後來的 30 年時間裡，簡單的幾何比例縮小（使晶片上所有元器件越來越小）就保證了穩速的收縮，驗證了摩爾的預測。

到了 2000 年，顯然幾何比例到頭了，但是各種技術手段的發明使得該行業的發展跟上了摩爾定律的步伐。

在 90 納米時，應變矽發明了；45 納米時，增加每個電晶體電容的分層堆積在矽上的新材料發明了。

22 納米時，三柵極電晶體的出現保證了縮小的步伐。

雖然有了這些新技術，行業依然觸到了天花板。

將光刻過程用於晶片，把晶片形式轉換成矽片一直受到相當大的壓力：目前，波長 193 納米的光波被用來製造 14 納米的晶片。

其他波長的光波不是不可實現，只是徒增了製造過程的複雜性和成本。

期待了很久的極短紫外線（extreme UV），波長 13.5 納米，可以解決這個約束，但技術工程師已經證明 EUV 的批量生產尚有困難。

即使有了 EUV，也很難確定又能改變多少：在 2 納米下，電晶體只有 10 個原子寬，在這麼小的範圍不可能正常操作。

即使這些問題都解決了，能源的使用和散熱問題又凸顯出來了：由於電晶體更輕薄了，散熱變得更加困難。

像應變矽和三柵極電晶體等新技術，從研發到投入生產花了十多年，而 EUV 經歷了這麼長時間還是紙上談兵。

除此之外還有一個與摩爾定律相對的洛克定律（Rock's law），強調了生產中的成本因素。

通過觀察可知，晶片製造廠商的成本每 4 年便會增加一倍。

技術的進步不斷為晶片上電晶體數量的增加鋪平道路，但是晶片生產設施的建造會十分昂貴，而更小、更便宜的處理器的使用還在不斷增加。

最近，這些因素對晶片公司的影響越來越嚴重。

英特爾原計劃 2016 年推出 14 納米 Skylakes 的縮小版——10 納米 Cannonlake 處理器。

但在去年 7 月，他們跳票了，將計劃更改為仍然採用 14 nm 處理器的 Kaby Lake。

Cannonlake 和 10 nm 仍在計劃內，但估計要等到 2017 年下半年。

目前的問題是電晶體的數量邊際效用開始遞減：多出來的電晶體利用率變低了。

在 20 世紀 80、90 年代，電晶體增多產生的價值是顯而易見的：奔騰系列的速度遠遠超過了 486，奔騰 II 又比奔騰更快，等等。

處理器的升級使當前工作負載獲得實質性的加速，包括處理器組合方式的進步（從簡單順序處理變為複雜超標量體系結構無序處理）和響應速度的提升。

從 2000 年開始這些簡單的改善就停滯不前了。

受熱量、響應速度的限制，每個處理器內核的性能只有微少增加。

我們所看到的都是一個晶片內具有多個處理器內核。

這增加了處理器整體的理論性能，但實際上很難應用於軟體的改善。

這些困難意味著以摩爾定律為驅動的路線圖走到了盡頭。

2014 年，ITRS 宣布其下一版路線圖將不再受制於摩爾定律。

《Nature》中寫道，下個月即將出版的 ITRS 路線圖，將採取全新的方法。

新的路線圖不再是專注於晶片中使用的技術，而是將採取一種叫做「新摩爾」的方法。

智慧型手機和物聯網的發展意味著不同的傳感器和低功耗處理器對晶片公司來說更加重要。

這些設備使用的高度集成晶片意味著它需要的處理器不僅是邏輯和緩存，也包括內存、功率調節、GPS 模擬組件、電池以及 wi-fi 無線通信，甚至還有陀螺儀和加速表等微機電組件。

這些不同種類的組件通常採用不同的製造工藝來處理不同的需求，而新的路線圖將規劃出如何將這些都綜合起來。

集成不同的生產流程，處理不同的材料，都需要新的流程和支撐技術。

對於晶片製造商來說，為這些新市場生產晶片、解決相關問題，顯然比盲目地忙於增加電晶體數量強多了。

除了目前使用的矽 CMOS 工藝，新的技術也會受到矚目。

英特爾已經宣布將放棄在 7 納米矽。

銻化銦 (InSb) 和銦砷化鎵 (InGaAs) 技術都已經證實了可行性，並且兩者都比矽轉換速度高、耗能少。

碳，包括納米管和石墨烯目前都處在實驗室階段，可能性能會更好。

當然，新的路線圖並沒有完全放棄原本的幾何縮減方式。

除了三柵極電晶體，也許到 2020 年左右，會出現採用柵完全包圍的電晶體和納米線。

到 21 世紀 20 年代中期可能會有整體三維晶片，一塊矽上多層組件就構成了一個單晶片。

至於未來，大規模擴展也不會完全離開。

替代材料的使用，不同的量子效應，甚至更多的外來技術，例如超導，都可能提供一種簡單的擴展方式又可以用上幾十年，當然也可能是比過去十五年更複雜的擴展方式。

如果出現了足夠的突破，我們對處理器的需求都有可能發生改變——不再要求更快、更小或更低能耗。

但就目前來說，摩爾定律的打破已經成為新的常態。

那個以摩爾定律為嚮導，遵循規則亦步亦趨的時代，到頭了。

文章來源：arstechnica由 TECH2IPO / 創見 二因斯坦 編譯，首發於創見（http://tech2ipo.com/），轉載請註明出處

對 TECH2IPO 或本文有任何想法，可以添加我們的編輯部個人微信號進行交流：T2IPO001

招聘：加入 TECH2IPO/創見，全世界在等待你書寫新的科技故事