突破物理極限，邁向工藝巔峰！解析英特爾全新10nm工藝

半導體工藝是半導體技術發展的核心。

英特爾作為全球最大的半導體企業，在半導體工藝方面一直保持著領先地位，並且引領了大量全新技術的發展。

不過近幾年，英特爾半導體工藝的發展速度似乎逐漸慢了下來，比如14nm工藝竟然用了三代，10nm工藝也被競爭對手搶先。

這是英特爾技不如人還是另有隱情？同樣都是10nm工藝，真的在性能、電晶體密度方面表現相當嗎？請看本文為你帶來的深入分析。

毫不誇張的說，英特爾的發展史，就是一部半導體技術和製造工藝的發展史。

不過近年來隨著三星、台積電等廠商的崛起，高通、英偉達等無晶圓廠商的存在，使得英特爾在半導體產業方面的話語權有所減弱。

尤其是最近一段時間，三星和台積電在全新工藝方面積極投入，並且已經開始了10nm技術的使用。

反觀英特爾方面，其新處理器依舊採用14nm工藝，似乎讓人們看到了一個步履蹣跚、緩步前行的巨無霸身影。

那麼，實際情況真的是這樣嗎？為了全面梳理英特爾在產業上的發展歷史和優勢技術，並展示自己強大的研發實力，2017年9月下旬，英特爾在北京召開了技術宣講會，其中包含了大量英特爾在工藝上的突破和它在10nm工藝上的進展。

從摩爾定律說起

說起半導體技術的發展，人們最先想到的應該就是摩爾定律了。

基本上任何一個關注製程的文章都要提及這個對半導體產業產生了重大影響的定律。

英特爾創始人之一的戈登·摩爾曾說過：「當價格不變時，集成電路上可容納的元器件的數目，約每隔18~24個月便會增加一倍，性能也將提升一倍。

」

摩爾定律在1975年，距今已經過去了32年。

在這32年內，產業界的發展脈絡基本上都是遵循著摩爾定律。

摩爾定律的重要性在於，它並不是一個被人們發現的物理或者數學定律，而是一個由經驗和市場、產業技術發展角度所推導出來的「經驗定律」。

令人驚訝的是，這個定律竟然精確的運行了30年之久。

1971年的4004處理器內平均包含約2300個電晶體，到1997年奔騰Ⅱ這一數據變為750萬個電晶體，在26年間增加了約3200倍，和摩爾定律基本相符。

▲摩爾定律在從很長一段時間內都持續發揮著作用。

英特爾展示了從130nm到7nm發展歷程中對摩爾定律的堅持。

從英特爾提供的一張圖片上，可以看到摩爾定律的有效性，它通過利用每平方毫米電晶體數量的增加乘以每平方毫米晶片價格的增加，來證明每平方毫米單位價格電晶體的數量是符合摩爾定律的。

通過這張對比圖我們可以看到，在英特爾14nm工藝之前，每平方毫米電晶體數量的提升幅度是符合回歸曲線的，但是從14nm開始到10nm、7nm，電晶體的密度大幅度提升，從而開始偏離回歸曲線。

與此相對應的是電晶體每平方毫米的價格在逐漸上漲，但是兩者相乘後每平方毫米每單位電晶體的價格反而逐漸下降，依舊符合摩爾定律。

▲英特爾給出的PC處理器上每電晶體加權平均成本的數值，可見是持續降低的。

為什麼10nm和7nm的數據會偏離回歸曲線？在這一點上，英特爾沒有避諱，直接提出了一項全新的技術：超微縮技術。

這項全新的技術（或者多項技術綜合）帶來了除節點更替之外更新一輪的晶片面積和電晶體體積的縮小，其效果甚至不亞於節點技術的跨越。

這被英特爾稱為「節點內優化」。

這也解釋了為什麼最近數年來我們看到英特爾的產品總是比較長的停留在一個節點時間上，其技術本質和我們多次提到的不能單純用節點代次來考量電晶體的製造能力一樣。

畢竟晶片製造中節點只是一個方面，還有更多的方面影響著電晶體的製造、性能和成本。

接下來我們還將會更多地為大家展示這些內容。

▲藉助「超微縮技術」，英特爾實現了節點間工藝的進步，這在10nm和14nm工藝上顯示的尤為明顯。

英特爾的超微縮技術突破了傳統晶片面積每代縮小0.62倍的極限，在10nm和14nm的晶片上帶來了超過0.5倍的面積縮小，分別為0.46和0.43倍。

如果你對這個數據沒有概念的話，英特爾給出的另一個數據證明了這一點：在45nm技術下100平方毫米的晶片，在32nm技術可以縮小為62平方毫米，在22nm技術下進一步縮小至38.4平方毫米，14nm和10nm下這個數據分別是17.7平方毫米和7.6平方毫米。

如果我們只關注10nm的話，相比22nm，10nm的晶片面積只有22nm晶片的19.7%，也就是只有22nm的1/5大小，尺寸縮減幅度驚人。

晶片尺寸縮減幅度變大的另一個好處就是成本的降低。

對於晶片製造業而言，晶片面積是決定成本非常重要的因素，在一張晶圓上切割出來的晶片數量越多，那麼相應的成本就會越低。

對英特爾來說，成本的降低意味著毛利率的增加和經營情況的持續改善。

英特爾也使用數據證明了由於電晶體數量降低而帶來的收益增加，以及不斷提升的毛利率水平。

密度100MTr/平方毫米，英特爾10nm技術初現

在正式介紹英特爾的10nm技術之前，我們先來看一些知識。

衡量一種製造技術的優劣，除了我們常見的頻率、電壓、漏電電流控制等內容，其核心的數據依舊是電晶體密度。

就像上文所說，電晶體的密度決定了製造的成本，而製造的成本又和企業的運營狀況息息相關。

從另一個角度來說，電晶體製造技術不斷挑戰的就是製造的密度，製造密度上升是很多問題得到解決的象徵，因為一旦有各種各樣的因素阻礙或者技術難點無法完成，製造密度就很難得到實質性的上升。

由於電晶體製造的複雜性，單純的利用代次來衡量工藝水平是不完全準確的。

不光每代電晶體工藝中有面向不同用途的製造技術版本，不同廠商的代次之間統計算法也完全不同。

為了解決這個問題，目前業內常用的衡量電晶體工藝密度的公式是「柵極間距×單元高度」。

無論如何在商業上改變代次的宣傳等內容，電晶體的柵極間距和邏輯單元高度是不會說假話的。

通過這個公式來計算的話，英特爾傳統的邏輯單元面積平均每代縮小0.49倍，但是在10nm工藝和14nm工藝上，每代縮小倍數高達0.37倍。

▲英特爾工藝在14nm上的進展，帶來了相當與前代產品0.37倍的單元面積。

但是，利用這個公式來衡量電晶體工藝的水平，也存在一定問題，主要是目前一顆晶片中不同的單元對工藝要求是不同的，比如SRMA和邏輯單元，在製造上就存在一定的差異。

傳統中人們往往以廠商生產SRMA開始作為工藝成熟的標誌，並通過考察SRMA的體積和密度來衡量半導體工藝的水平，這種考察有一定代表意義，但不夠全面。

鑒於此，業內一些專家又提出了一種全新的工藝衡量計算方法，包含了NAND和複雜的掃描觸發器邏輯單元，並分別給予0.6和0.4的加權值，通過統計數量和面積的關係，用於計算最終電晶體數量的加權平均值。

根據新的工藝計算方法，英特爾給出了一張邏輯電晶體密度的表格。

在45nm工藝下，電晶體密度大約在每平方毫米330萬個，隨後32nm上升至大約每平方毫米750萬個，22nm上升至每平方毫米1530萬個以上，上升倍數大約為2.1倍。

但是到了14nm，它大約上升到3750萬個左右，大幅度提示2.5倍。

10nm更是驚人地上升至一億個每平方毫米，相比14nm再度躍升了2.7倍之多。

綜合來看，英特爾在晶體密度上大約每兩年翻一番，基本上達到了摩爾定律的要求。

▲英特爾數代工藝邏輯面積降低比率。

▲在全新的計算方法下，英特爾電晶體密度提升的數據。

▲英特爾每平方毫米電晶體密度突破一億。

在這裡，我們依舊尤為關注英特爾在14nm和10nm技術上的進展。

尤其是超微縮技術帶來密度大幅度上升。

有關這部分內容，英特爾給出了一些數據和技術細節來展示超微縮技術對電晶體全面的縮小能力。

從數據上可以看到，相對22nm而言，14nm的鰭片間距、互聯間距、單元高度和柵極間距分別是前代產品的0.7倍、0.65倍、0.48倍和0.78倍，綜合起來就是相當與前代產品0.37倍的單元面積。

在10nm上，這種縮減還在繼續。

其中10nm相對14nm，除了鰭片間距、最小金屬間距、單元高度和柵極間距縮減至之前的0.81倍、0.69倍、0.68倍和0.78倍外，10nm的虛擬柵極從14nm的2個降低至1個，柵極出點形式也從傳統的標準形式改變成了更為節省面積的COAG上覆蓋形式，這帶來了電晶體密度2.7倍的提升。

為了進一步清晰展示10nm和14nm的工藝優勢，英特爾還展示了部分技術的改進，解釋如下：

首先是第三代FinFET電晶體。

FinFET也就是鰭式場效應電晶體，最早在22nm技術上被英特爾採用，這項技術的特點在於將傳統平面、越來越薄的絕緣層改變為立體的狀態，通過大幅度提升源極和柵極的接觸面積，使得電晶體在控制漏電電流方面得到改善。

一般來說，FinFET的鰭片高度在很大程度上決定了其接觸面積和對漏電電流的控制能力。

英特爾的數據顯示，10nm的鰭片相對高度更高，相比14nm高度提升了25%，同時間距縮小了25%，性能得以顯著提升。

▲第三代FinFET技術，鰭片變得更高，柵極距離變得更窄。

▲單個虛擬柵極進一步降低了晶片面積。

▲英特爾新的22nmFFL工藝在漏電電流控制、低功耗方面表現卓著。

▲22nmFFL工藝的驅動電流甚至達到了14nm++工藝的水平。

▲英特爾22nmFFL的漏電電流甚至相比傳統水平最多降低了500倍。

第二項技術是COAG，全稱是Contact Over Active Gate。

傳統的觸點位於柵極一側，這占用了不少的面積同時影響了電晶體的體積。

但是新的COAG技術將觸點上移到了柵極上方，不再占用額外的柵極面積，帶來了電晶體面積大約10%的縮小。

第三項技術是單個虛擬柵極。

之前14nm技術需要多個虛擬柵極存在，這些虛擬柵極存在的原因是在較小的電晶體並聯時，加入虛擬柵極能夠更為精確的匹配電流。

之前英特爾在活躍柵極附近會匹配超過一個虛擬柵極，但是在10nm工藝上，由於工藝進步，英特爾可以再單元邊界使用單個虛擬柵極就完成匹配電流的工作。

實際上根據圖形來看，之前每個電晶體需要2個虛擬柵極，左右各一，用於隔開活躍柵極，但是目前英特爾可以做到兩個電晶體中間只插入一個虛擬柵極，進一步降低了面積浪費，提高了密度。

▲英特爾在10nm工藝上的創新，注意10nm工藝採用了新的四重曝光技術。

最後是庫文件的更新。

在10nm上，英特爾採用了新的庫文件，單元高度從之前14nm的399納米提升至10nm的272納米，縮減至前代的0.68倍，於此相應的柵極間距也有縮減，進一步縮減了每個單元的面積。

▲全新的庫文件，針對10nm設計。

英特爾在超微縮技術方面只介紹了上述四個比較典型的技術內容。

考慮到半導體製造工藝的複雜性，英特爾肯定還有其他尚未說明的技術依舊處於保密狀態，但是僅僅就目前披露的內容來看，10nm和14nm上英特爾的創新能力依舊令人驚訝，這不單是晶片在製程節點上的自然進化，還包含了大量節點內創新技術的使用。

這些技術的綜合應用，才帶來了10nm工藝2.7倍密度提高、每平方毫米一億電晶體的壯舉。

除了10nm工藝外，英特爾還簡單提到了22nmFFL工藝。

這是英特爾為代工業務推出的全新工藝，其主要客戶群體瞄準的是移動、低功耗晶片等對功耗、尺寸和散熱非常敏感的產品。

根據英特爾的介紹，22nmFFL工藝結合了英特爾FinFET和其他低漏電技術，使得電晶體漏電率降低了100多倍，驅動電流甚至達到了14nm工藝的水平，堪稱業界最出色的超低功耗先進工藝。

領先整整一代，英特爾工藝對比三星和TSMC

英特爾全新的10nm和22nmFFL與業內其他廠商尤其是三星和TSMC的技術水平對比，又是一種怎樣的結果呢？這一次英特爾非常自信地給出了三家廠商10nm工藝的部分參數，並給予了詳細對比。

從英特爾給出的數據可以看出，在10nm工藝上，英特爾邏輯電晶體密度可達1億每平方毫米，對比TSMC只有4800萬每平方毫米，三星也只有5160萬每平方毫米，英特爾幾乎以碾壓的態勢贏得了勝利。

其中差距最大的是柵極間距和邏輯單元高度，英特爾幾乎領先20%和30%，其他的鰭片間距、最小金屬間距等也有非常顯著的優勢。

▲電晶體工藝的進步還帶來了每瓦特性能的提升。

除了本代10nm技術外，英特爾還在規劃10nm+和10nm++兩代工藝，其中10nm++技術預計會在2019~2020年左右推出，相比目前的技術無論是性能、功耗還是每瓦特性能比都會得到持續的提升。

根據英特爾數據，目前英特爾的10nm工藝在綜合性能上比三星和TSMC的工藝大約領先20%，10nm++工藝甚至會帶來30%以上的提升，也就是說即使都是10nm工藝，其技術差別帶來的性能和密度差距，甚至不比電晶體製造工藝代差小。

▲英特爾多代次工藝的電晶體密度和台積電、三星的工藝對比，其中10nm工藝最為出色。

▲SRAM製造顯示英特爾10nm工藝相對14nm工藝面積縮小了40%。

▲英特爾10nm工藝相比台積電和三星有大約20%~30%的提升。

除了10nm工藝外，英特爾用自家的其他工藝對比了22nmFFL工藝。

簡單來說，22nmFFL工藝在一些關鍵性能上已經非常接近14nm工藝，尺寸上比傳統22nm工藝領先太多。

如果英特爾在價格、代工產業鏈上有所作為的話，這將是一個非常有競爭力的生產技術。

▲英特爾還在規劃10nm+和10nm++工藝，預計2019~2020年推出。

總的來看，英特爾在半導體製造上的技術依舊保持了領先地位，其10nm工藝無論是密度、電流、電壓還是性能功耗比等各個方面，都遠超同代次其他廠商的工藝。

不僅如此，在電晶體密度方面，英特爾一億電晶體每平方毫米的優勢，使得三星和TSMC即使在應用了7nm工藝之後也可能很難超越。

作為這個星球上最高端、最精密同時又是最廉價（每電晶體價格）的生產方式，英特爾在半導體製造上每走一步，都代表了人類又向前邁進了一步。

我們也希望英特爾和其他企業攜起手來，在未來的半導體產業上繼續努力，繼續遵循著摩爾定律的腳步，將人類的計算能力和製造能力推向一個全新的高峰。