台積電的聚寶盆:7nm工藝詳解

文章推薦指數: 80 %
投票人數:10人

近日,台積電了公布Q2季度合併營收534.4億元(2409.99億新台幣),其中7nm工藝的收入占了21%,10nm工藝占了3%,16nm工藝占了23%,28nm工藝占了18%,16nm及以下先進工藝占的營收比例達到了47%。



由此可見,台積電的業績越來越依賴7nm先進工藝,這方面也受益於蘋果、華為海思、高通等客戶的7nm訂單,其中蘋果雖然因為iPhone銷量下滑而趨於保守,但損失的訂單正在由華為海思彌補,Q2季度中華為加大了對台積電的7nm工藝訂單。

自2018年4月起,台積電開始批量生產其7納米節點。

從那時起,我們看到許多高端處理器利用這項技術,包括Apple A12和A12X,麒麟980,以及很快高通的Snapdragon 855和AMD ZEN 2。

7納米


對於台積電而言,7納米節點被認為是16納米的全節點收縮。

他們確實推出了一個10納米的節點,但是台積電認為他們的10納米節點是一個短命節點,並且打算成為7階段的學習踏腳石。

在很多方面,它可以與英特爾的10納米和三星相媲美。

7納米節點。

與他們自己的16納米技術相比,7納米提供了約35-40%的速度提升或65%的低功耗。

這是第四代FinFET,第五代HKMG,後柵極,雙柵極氧化工藝。

1:第四代FinFET

2:第5代高K金屬門

3:3.3x路由門密度

4:鈷接觸

5:關鍵層的SADP


對於7納米工藝,繼續使用深紫外(DUV)193nm ArF浸沒式光刻。

i193的局限性決定了該過程的一些設計規則,我們將很快展示。

對於電晶體,柵極間距已經進一步縮小到57nm,然而,互連間距在40nm點處停止,以便在SADP點處保持圖案化。

我們想要指出的是,雖然在IEDM台積電報告稍微更具侵略性的音高,但本文中顯示的數字是其標準單元格中使用的實際音高(以及您將在A12和SDM855中找到的實際音高)。


電晶體輪廓也得到了增強。

與英特爾一樣,台積電在溝槽觸點處引入了鈷填充物,取代了鎢觸點。

這具有將該區域的電阻降低50%的效果。

通過翅片間距/高度縮放實現了一些面積縮放和成本效益。

繼續縮放鰭片寬度可以為您提供更窄的通道,同時增加高度以保持良好的有效寬度,以改善短溝道特性和亞閾值斜率(即,改善的Ieff/ Ceff),但它也會降低整體寄生效應。

請記住,總的來說,CV / I器件延遲仍然更好。



另一種可視化寬度和高度縮放效果的方法是通過有效寬度。

在下圖中,我們繪製了從TSMC 16納米到當前7納米節點的有效寬度。


為此工藝開發了不同的多Vt器件,Vt範圍約為200 mV。


設計規則


設計規則經過精心設計,以保持雙重模式。

單個圖案被進一步推到76納米點。


細胞


台積電7納米有兩種版本 - 低功耗和高性能。

那些細胞分別為240nm和300nm高。



Chi報告說,在他們自己的SoC上,高性能電池可以提供大約10-13%的有效驅動電流(I eff),儘管是以略微漏電的電晶體為代價。


緻密的細胞來在約91.2 MTR /平方毫米,而密度較小的,高性能的電池,被計算出的在約65 MTR /平方毫米。


工藝密度比較


就實際電晶體占用而言,其尺寸與英特爾非常相似。

然而,由於大量的單元級優化,英特爾的單元級密度提高了約10%。

值得補充的是,英特爾的高性能電池也比台積電的7納米HP電池更密集,其超高性能電池的密度約為1%。



SRAM

台積電在其7納米節點上真正擁有的一件事就是它們的SRAM密度。

在這裡,7納米高密度SRAM位單元為0.027μm²,使其成為迄今為止報導的第二密度最高的單元。

在當前的FinFET工藝中,位單元很大程度上是鰭量化的。

由於具有強大的散射間距,台積電在其SRAM上具有非常好的擴展性。


根據SoC的一致性,由於TSMC 7nm SRAM的高密度,利用大量SRAM可能是有利的。

在現代SoC,特別是移動SoC上,絕大多數電晶體都進入各種緩存。

我們已經看到一些正在利用這一點的設計,例如AMD,它將L3尺寸從8 MiB增加到16 MiB。

SDM縮放

Qualcomm通常報告每代大約30%的面積縮放。

使用7納米節點,它也不例外。

Chi報導稱,7納米使高通公司能夠保持每代產品30%至35%的面積擴展。

值得注意的是,SDM845並非由台積電製造,而是在三星的10納米製程上製造。

儘管如此,縮放是一致的。


性能

台積電報告在相同功率水平下速度提升高達40%,在相同速度下高達65%。


雖然這些數字代表了FO4 RO和簡單柵極測量的最佳情況數,但真正的SoC優勢將更低。

高通公司提供了一張圖表,比較了10(三星)和7納米之間關鍵路徑設計電路的功率和速度曲線。

在Snapdragon 855的實際臨界速度路徑上,高通公司報告說,在相同功率下速度提高了10%,在相同速度下功率降低了35%。

那些是非常可敬的數字。


第二代7nm


台積電還開發了第二代7nm工藝。

這是一個使用相同設計規則和DUV的優化過程,與基於EUV的7nm +無關。

該過程完全與第一代設計兼容,但享有額外的功率和性能增強。

對於他們的第二代流程,台積電進行了一些額外的優化。

1:Fin配置文件優化

2:Epi優化

3:MOL阻力優化

4:FEOL電容

5:金屬門優化


總而言之,據稱第二代7nm工藝的性能提升了5%以上。

此外,在相同的泄漏情況下,在高頻率下,第二代7nm工藝將V min提高了50 mV。

高通公司表示,第二代7納米節點將用於其下一代蜂窩5G數據機,它將比第一代5G數據機提供2倍的峰值數據速率。


請為這篇文章評分?


相關文章 

如何看待14nm「擠牙膏」這件事

2015年一季度,英特爾上線了首批14nm製程工藝處理器,架構代號Broadwell。在此之前,英特爾嚴格遵循摩爾定律,並以「Tick-Tock節奏」在製程升級和架構升級之間有序更新。不過誰也沒...

英特爾10nm工藝發布,正面PK友商

上月,國際半導體巨擘英特爾在北京舉行了其近十年來在華的首次製造工藝的技術介紹。此次會議英特爾眾多高管悉數出席。會上英特爾首次公布了自家最新的10nm工藝技術細節,並深度解析摩爾定律,並揭示目前關...