5納米!IBM與合作夥伴研製出新型電晶體製造工藝
文章推薦指數: 80 %
近日,IBM 與其研究聯盟合作夥伴 GLOBALFOUNDRIES、三星公司以及設備供應商首開行業先河,成功研製出了矽納米層電晶體製造工藝,這種電晶體將有助於實現 5 納米 (nm) 晶片。
IBM 將在日本京都舉行的 2017 VLSI Technology and Circuits 研討會上詳細介紹這一研究成果。
科學家們先是開發出容納 200 億個電晶體的 7 納米測試晶片,又在之後不到兩年的時間裡,成功地在一個指甲大小的晶片上放置了 300 億個電晶體。
性能的提升將會加快認知計算、物聯網 (IoT) 和在雲端交付的其他數據密集型應用的發展速度。
節省能耗意味著智慧型手機或其他移動產品中的電池一次充電的續航時間將比現在延長兩到三倍。
在位於紐約州奧爾巴尼市的紐約州立大學理工學院納米科學與工程學院的 NanoTech Complex,IBM領導開展了「研究聯盟」項目。
傳統的矽半導體行業採用垂直堆疊架構,參與項目的科學家們沒有採用標準的 FinFET 【FinFET稱為鰭式場效應電晶體(Fin Field-Effect Transistor)】架構,而是將納米層進行水平堆疊,從而實現了重大技術突破,這為半導體行業超越 7
納米節點技術描繪了藍圖。
「未來幾年,企業和社會要想滿足對認知計算和雲計算的需求,半導體技術的進步至關重要」,混合雲部門高級副總裁兼 IBM 研究院院長 Arvind Krishna 說道。
「為此,IBM積極探索不同的新架構和材料,挑戰半導體行業的極限,將其應用在我們的大型機和認知系統等產品領域。
」
研究聯盟在 VLSI 大會上發布的文章(Stacked Nanosheet Gate-All-Around Transistor to Enable Scaling Beyond FinFET)中對矽納米層電晶體進行了詳細說明,證明了 5 納米晶片性能更加卓越,而且在不遠的將來就能實現。
與市場上現有的 10 納米前沿技術相比較,基於納米片的 5 納米技術可以在同樣功率上把處理性能提高 40%,或者達到同樣處理性能而減少 75% 的功率。
這些改進有助於大力推動滿足未來對人工智慧 (AI) 系統、虛擬現實和移動設備的需求。
打造新開關
「日前宣布的這一消息標誌著我們在紐約開展的開創性公私合作項目所帶來的最新世界級研究成果」,GLOBALFOUNDRIES 首席技術官兼全球研發部門主管 Gary Patton 表示。
「隨著我們將於 2018 年在 Fab 8 製造工廠推進 7 納米技術商業化進程,我們正在積極探索新一代 5
納米技術,以便維持自身的技術領導地位,並支持我們的客戶生產更小、更快、更經濟的新一代半導體。
」
IBM 研究院探究納米半導體技術已有 10 餘年時間。
這項研究成果首次向業界表示,納米片堆疊式裝置在電氣性能方面優於 FinFET 架構。
製造 7 納米測試節點及其 200 萬個電晶體所使用的極紫外光 (EUV) 光刻方法,也被用來製造納米片電晶體架構。
利用 EUV (Extreme Ultraviolet) 光刻方法(lithography approach),納米片的寬度可以不斷調整,所有調整操作都包含在單個製造工藝或晶片設計之中。
這種調整靈活性可以支持對特定電路的性能和功耗進行微調——這是利用當今的 FinFET
電晶體架構無法實現的,因為這種電晶體目前承載的鰭片高度(fin height)是有限的。
因此,雖然 FinFET 晶片可以縮放至 5 納米,但是這僅僅是縮短了鰭片間距,無法提供更多的電流來實現額外性能。
「今天宣布的成果會推進與 IBM 之間的公私合作,不斷加強紐約州立大學理工學院、奧爾巴尼市以及紐約州在開發新一代技術方面的領導力和創新力」,紐約州立大學理工學院代理校長 Bahgat Sammakia 博士說道。
「我們認為,實現首個 5 納米電晶體是整個半導體行業的重大里程碑,我們將繼續挑戰自身的能力極限。
紐約州立大學理工學院、IBM 與 Empire State Development
之間的合作,是產業、政府與學術界成功合作的完美典範,將會對社會產生積極而廣泛的影響。
」
IBM 於 2014 年宣布將會在未來五年內投資 30 億美元用於晶片研發,5 納米節點架構就是所取得重大突破之一,並且繼承了IBM 矽片和半導體創新的悠久傳統。
這些創新包括:發明及首次應用單管單元 DRAM(single cell DRAW)、登納德標度律 (Dennard Scaling Laws)、化學增幅型抗蝕劑(chemically amplified
photoresists)、銅互聯布線、絕緣矽、張力工程(strained engineering)、多核微處理器、浸沒式光刻(immersion lithography)、高速矽鍺 (high speed SiGe)、高 k 柵極電介質(High-k gate dielectrics)、嵌入式 DRAM(embedded DRAM)、3D 晶片堆棧(3D chip
stacking)和氣隙絕緣體(Air gap insulators)等。
IBM今宣布5納米晶片全新製造工藝,摩爾定律再獲新生?
一項設計上的突破將使得工程師能夠在單個晶片上安裝 300 億個電晶體,而晶片尺寸僅為指甲大小。IBM今日宣布,該公司一個研究團隊在電晶體的製造上取得了巨大的突破,有望挽救越來越瀕臨極限的摩爾定律...
IBM在5nm晶片研發取得重大突破 全是因為這項新技術
IBM及其合作夥伴已開發出新的5nm測試晶片,其具有新的製造工藝的優點。包含約300億個電晶體的新晶片是通過堆疊矽納米片來創建的。它能夠在設備上提供幾乎兩倍的電池存儲,並顯著提高性能。
超能課堂(135):納米製程背後的真真假假
我們經常在某手機發布會現場聽到,「××處理器採用了最先進的10nm工藝製造」,那麼究竟這個10nm代表著什麼意思呢?納米製程對於CPU、SoC而言到底多重要?又與電晶體、FinFET以及EUV有...
先進半導體工藝帶來晶片成本的變化
版權聲明:本文由半導體觀察翻譯自semiwiki,如需轉載,請與我們聯繫,謝謝。先進工藝製程成本的變化是一個有些爭議的問題。成本問題是一個複雜的問題,有許多因素會影響半導體製程成本。本文將討論關...
英特爾:摩爾定律沒有時效 技術領先對手三年
【TechWeb報導】摩爾定律,凡是熟悉硬體和計算機發展的人應該都不陌生,在計算機發展初期戈登摩爾就提出了「晶片上的電晶體數量每隔24個月將增加一倍」的觀點,行業歷經很長一段時間發展,都遵循著...
FinFET之後,集成電路怎麼發展?|半導體行業觀察
來源:本文由電姬翻譯自 semiengineering ,作者Mark Lapedus, 謝謝。晶片製造商已經在基於 10nm 和/或 7nm finFET 準備他們的下一代技術了,但我們仍然還...
IBM搞定5nm晶片工藝 指甲大小晶片可放置300億電晶體
IBM及其合作夥伴已開發出新的5nm測試晶片,其具有新的製造工藝的優點。包含約300億個電晶體的新晶片是通過堆疊矽納米片來創建的。它能夠在設備上提供幾乎兩倍的電池存儲,並顯著提高性能。
10微米到10納米,晶片工藝的極限在哪裡?
2016年12月7日,採用三星10nm工藝製造的高通驍龍835跑分遭到曝光。8日,採用台積電10nm工藝製造的華為麒麟970也遭到媒體曝光。此前,英特爾宣稱,將於2017年發布採用自家10nm工...
摩爾定律續命至 1.5 納米!未來十年誰將從中得利?
問世 50 年的摩爾定律是支撐全球近 5,000 億美元半導體產值的最大依歸,然摩爾定律是否已經走上末路?是近幾年來半導體人最熱衷論戰的話題。日前,摩根大通發布一份報告,揭露 ASML 有能力支...
IBM完成第一塊5nm晶圓,但晶片行業依然困難重重
隨著這幾年智慧型手機的高速發展,半導體行業的競爭也日趨白熱化。台積電、三星、格羅方德競爭激烈,製程工藝的開發與使用也相當激進;作為行業大佬的英特爾卻走得非常穩健,在三星、台積電大力推進10nm工...
英特爾解答摩爾定律為何不會失效
9月19日首次在北京舉辦的「英特爾精尖製造日」上,英特爾EVP兼製造、運營與銷售集團總裁StacySmith表示,面對業界對摩爾定律是否會失效的質疑,英特爾的答案是:肯定不會!下面就隨手機便攜小...