IBM試產5nm晶片:指甲蓋大小可容納300億電晶體
文章推薦指數: 80 %
在紐約生產設施內測試的 5nm 晶片晶圓
在消費電子領域,14nm 晶片仍屬於比較先進的標準,不過英特爾和三星的 10nm 工藝也已經向高端市場殺進。
研發方面,各公司也沒有停下腳步,比如早在 2015 年,IBM 就攜手 Global Foundries 和三星試產了一款 7nm 晶片。
該原型在指甲蓋大小的面積里,塞進去了大約 200 億個電晶體。
得益於新工藝和新材料,其有望在 2019 年投入商用。
IBM 研究院 5nm 電晶體掃描圖,其由堆疊矽納米材料製成。
不過現在,IBM 公布了他們的下一步計劃,將單個柵極的直徑進一步縮減到 5nm,在同等面積下可擠下額外的 100 億電晶體。
儘管當前製造技術有潛力縮減至 5nm,但研究團隊還是選擇開發一種全新的架構。
自 2011 年以來,半導體行業採用 FinFET(鰭式場效應電晶體)工藝已有多年。
恰如其名,它的樣子有點像魚鰭,三個載流通道被一個絕緣層所包圍,但是這項技術也已接近可以縮小到的工藝極限。
研究員 Nicolas Loubet 手持一片新型 5nm 晶片晶圓
IBM 團隊表示,繼續縮減 FinFET,並不會對性能提升有太大的幫助。
有鑒於此,他們在 5nm 晶片上採用了堆疊式矽納米層,一次可向四個柵極發送信號(而不像 FinFET 那樣一次只能向三個柵極發射)。
藉助極紫外線光刻技術,他們可以在晶圓上繪製出更小的細節。
與當前技術相比,它不僅光波能量高出許多,還支持在製造過程中持續調節晶片的功耗和性能。
與當前 10nm 晶片相比,5nm 原型晶片在額定功率下的性能可提升 40%,或在匹配性能下降低高達 75% 的能耗。
未來我們有望見到更多更小、更強大、更有效率的電子設備,不過當前 10nm 也才商用不久,7nm 要等到 2019,5nm 也還得再多等上幾年。
[編譯自:New Atlas, 來源:IBM]
三星晶片路線圖:2020年突破4nm工藝
外芯房5月26日訊 三星電子有限公司近日更新了它的鑄造技術路線圖,包括第二代FD-SOI平台詳細設計、5nm體矽 FinFET 工藝流程以及2020年4nm post FinFET結構工藝流程風...
歐界:三星和台積電死磕半導體工藝,IBM卻悄悄研發5納米晶片
歐界報導:6月5日,IBM宣布與三星GF已經聯手研發出了世界上第一個5納米製程的晶片。IBM在一個指甲大小的晶片上,從集成200億個7納米電晶體飛躍到了300億個5納米電晶體。此消息一出,立即在...
IBM和三星推出5nm工藝,為摩爾定律+1s
導語:相比目前最先進的10nm晶片,5nm 原型晶片在額定功率下的性能可提升40%,或在同等性能下降低高達75%的能耗,而且成本更加低廉。本文作者:劉偉
IBM和三星推出5nm工藝,為摩爾定律+1s
導語:相比目前最先進的10nm晶片,5nm 原型晶片在額定功率下的性能可提升40%,或在同等性能下降低高達75%的能耗,而且成本更加低廉。本文作者:劉偉
徹底碾壓Intel!三星8/7/6/5/4nm工藝齊登場
曾經,先進的半導體製造工藝是Intel最為自豪的地方,Intel也不止一次在公開場合高調宣稱,領先的工藝是其面對競爭時的制勝法寶。但是這幾年,Intel工藝陷入了停滯不前的底部,而台積電、三星兩...
IBM搞定5nm晶片工藝 指甲大小晶片可放置300億電晶體
IBM及其合作夥伴已開發出新的5nm測試晶片,其具有新的製造工藝的優點。包含約300億個電晶體的新晶片是通過堆疊矽納米片來創建的。它能夠在設備上提供幾乎兩倍的電池存儲,並顯著提高性能。
FinFET之後,集成電路怎麼發展?|半導體行業觀察
來源:本文由電姬翻譯自 semiengineering ,作者Mark Lapedus, 謝謝。晶片製造商已經在基於 10nm 和/或 7nm finFET 準備他們的下一代技術了,但我們仍然還...