三星14nm LPE FinFET電晶體揭密
文章推薦指數: 80 %
作者:Kevin Gibb,TechInsights產品線經理
三星(Samsung)即將量產用於其Exynos 8 SoC的14納米(nm) Low Power Plus (LPP)製程,這項消息持續引發一些產業媒體的關注。
三星第二代14nm LPP製程為目前用於其Exynos 7 SoC與蘋果(Apple) A9 SoC的第一代14nm Low Power Early
(LPE)製程提供了進一步的更新。
業界目前共有三座代工廠有能力製造這種鰭式場效電晶體(FinFET):英特爾(Intel)、三星和台積電(TSMC)。
TechInsights曾經在去年五月剖析用於Exynos 7420 SoC的三星14nm LPE製程,當時在討論這項用於製造電晶體的製程技術時仍有所限制。
而今,在幾乎過了一年後,大家已經開始討論三星的升級版14nm LPP FinFET製程了。
然而,預計要到今年春季末取得三星的Exynos 8890 SoC或高通(Qualcomm)的Snapdragon 820 SoC樣本後,才可能完全掌握這項製程技術的細節。
不過,我們可以進一步揭密用於Exynos 7420 SoC的更多14 nm LPE製程技術細節,同時也有助於預期下一代LPP製程的新進展。
我們從觀察典型三星14 nm LPE FinFET電晶體的SEM側視圖開始(圖1)。
電晶體通道如同矽鰭片(Si Fin)般地形成,而非由圖片的左下角向右上方生長。
這些鰭片被埋在電介質下方而無法直接看到,因此,我們以箭號指示其方向。
金屬閘就位於正交方向,覆蓋在整個鰭片的兩側與頂部。
在閘電極的任一側可看到較大的源極與汲極(S/D)觸點。
圖1:三星14 nm LPE FinFET電晶體的側視SEM圖
(來源:TechInsights)
也許從另一張三星FinFET電晶體的平面圖(圖2)中能更清楚的看到閘極與鰭片的布局。
四片矽鰭以垂直的方向排列在水平方向的金屬閘極正下方。
這兩種電晶體結構周圍都圍繞著一個阱觸環,用於隔離其與晶片上的其他電路部份。
該鰭片間距約有49nm,必須採用雙重圖案製程來製造。
在此提供了兩種選擇:英特爾所使用的『雙微影蝕刻』(LELE),或是『自對準雙微影圖案法』(SADP)。
我們認為三星採用了LELE製程為鰭片製圖,但最後還需要額外使用光罩與微影製程,才能中斷電晶體的兩端。
圖2:三星14nm FinFET電晶體的平面圖
(來源:TechInsights)
圖3是Exynos 7420所使用的典型NMOS電晶體之TEM橫截面圖,而且我們還注意到閘極長度經測量約有30nm,這跟所宣稱的14 nm製程節點差距頗多,而在表1中所整理的英特爾和台積電的情況也是一樣的。
稍後我們將進一步討論這個問題。
電晶體閘極使用替代性閘極製程製造,包括沈積犧牲層(通常為多晶矽)、圖案化與蝕刻,形成大約30個較寬的條形(stripe)區域。
這些條形區域可定義出電晶體閘極長度。
圖3:三星Exynos 7420的NMOS電晶體橫截面圖
(來源:TechInsights)
接著,側壁間隔層(SWS)沿著閘極側面形成,並且用於作為掘入蝕刻定義及隨後的外延生長——為NMOS電晶體(eSi)生長矽,以及為PMOS電晶體生長矽鍺(eSiGe)等。
在完全形成源極/汲極後,以氧化物填充腔室,接著再進行化學機械研磨(CMP)製程。
PMOS源極/汲極區域的SiGe具有圍繞矽鰭的較大晶格常數,因而在PMOS電晶體上產生壓縮應變,從而提高其驅動電流。
大量摻雜的SiGe與NMOS eSi源極/汲極也包覆在鰭片兩側,為鎢填充的觸點提供較大的接觸貼片,從而為電晶體實現更低的接觸電阻。
圖4:三星14nm節點的PMOS電電晶體
(來源:TechInsights)
在此移除該犧牲層閘極,並以其閘電介質與金屬填充該閘極。
圖5顯示金屬填充的NMOS與PMOS電晶體,兩個閘極就位於隔離區域的正上方。
這些電晶體共用一個通用的氧化鉿(HfO)/氧化物高k閘極電介層堆疊。
高密度的HfO隨電晶體邊緣外圍繞的暗帶襯托而清楚顯現。
閘極氧化層則環襯在HfO的表面之外。
HfO的內面則環襯著NMOS與PMOS功函數金屬層,用於設定電晶體的閾值電壓,這些金屬分別擁有不同的組成。
閘極填充部份也有一點不同。
從圖中可看到NMOS電晶體的內層部份襯著氧化鈦(TiN),再以鎢(W)填充,但PMOS電晶體則不然。
閘極長度較短的PMOS電晶體並未使用鎢填充,原因在於TiN封閉閘極頂部,無法再為其填充鎢;而這也導致靠近底部的部份形成真空。
在閘極長度較長的PMOS電晶體由於TiN未封閉閘極頂部,因而會再度出現鎢填充。
圖5:虛擬NMOS和PMOS電晶體
(來源:TechInsights)
我們在前面曾經提到三星的FinFET電晶體較所描述的製程節點長度更長,但並不是只有三星如此。
包括英特爾與台積電所支援的FinFET閘極長度也比其製程節點更長(如表1)。
事實上,以微影尺寸的方式來看,與其所宣稱的製程節點也不盡相同。
這究竟是怎麼一回事?
表1:三星、英特爾與台積電的電晶體尺寸比較
(來源:TechInsights)
圖6提供了一個線索。
透過圖6分別描繪出針對幾個先進邏輯元件所測得的實體層閘極長度、製造商所宣稱的製程節點,以及電晶體的接觸閘間距。
電晶體以130nm節點進行製造時,較大的閘極長度更接近製程節點。
但從110nm到65nm,閘極長度微縮的速度較製程節點更快速,也比製程節點更短。
至於45 nm及其更小的製程,閘極長度的微縮速率則減緩。
我們還為相同的元件繪製出接觸閘間距,這一間距長度是製程節點的3.3倍,而且所有的製程節點在這一點上都是一樣的。
我們還發現最小的金屬間距也可擴展到大約3倍的製程節點。
我們經常使用接觸閘間距和6T SRAM單元面積來代表製程節點;但這導致了一個問題:所謂的16nm或14nm製程節點真的是這樣的節點尺寸嗎?例如,三星的鰭片間距、閘極長度、接觸閘間距以及6T SRAM單元面積,都比英特爾的14nm更大,其6T SRAM單元面積也比台積電的16nm SRAM更大。
那麼,它究竟是不是真的14nm製程?
我們之中有一名工程師認為,鰭片間距最接近於製程節點,就像我們在DRAM中看到的主動間距以及在NAND快閃記憶體中的STI間距一樣。
我們在表1中列出了英特爾、三星與台積電16/14nm元件的1/3鰭間距,這看起來的確更能代表製程節點。
圖6:電晶體閘極長度、接觸閘間距與製程節點的比較
(來源:TechInsights)
那麼,我們應該可期待三星新一代的LPP製程有些什麼變化?三星在最近的新聞發布中提到LPP製程將可提高15%的電晶體開關速度,同時降低15%的功耗。
這些都是透過增加電晶體的鰭片高度以及增強應變工程而實現的。
而我則預期還會有一點點的製程微縮,從而使其電晶體尺寸與6T SRAM單元面積更接近於英特爾的14nm製程節點。
而今,我們正滿心期待儘快從Apple與三星的下一代智慧型手機中取得Exynos 8 SoC或Snapdragon 820 SoC,好讓我們一窺第二代14nm LPP製程節點的變化。
編譯:Susan Hong
(參考原文:Samsung’s 14 nm LPE FinFET Transistors,by Kevin Gibb)
來源:eettaiwan
更多爆料請關注集微網微信公共號:jiweinet 或老杳個人微信公共號:laoyaoshow
先進位程競賽Intel三星台積電誰領先?
究竟誰握有最佳的半導體製程技術?業界分析師們的看法莫衷一是。但有鑒於主題本身的複雜度以及晶片製造商本身傳遞的訊息不明確,就不難瞭解為什麼分析師的看法如此分歧了。市 場研究機構Linley Gro...
7nm製程節點菸硝四起
台積電將與競爭對手Globalfoundries/三星聯盟公開比拚7奈米製程技術細節…在一場將於12月舉行的技術研討會上,晶圓代工大廠台積電(TSMC)將與競爭對手Globalfoundries...
解析英特爾、台積電、三星14/16納米製程差在哪?
近日台積電、三星的技術節點數字恐怕做過美化的問題引起不小的關注,這樣的問題其實在先前即為半導體業界所持續論戰,並在蘋果A9晶片門事件,iPhone 6s A9處理器分由台積電、三星代工時討論來到...
Intel:10nm工藝領先三星/台積電好多年,18年代工ARM晶片
據海外媒體報導,英特爾(Intel)日前宣布將推出10納米晶片,搭載該晶片的處理器預計2017年推出,此消息一出,也等於駁斥外界認為摩爾定律發展已放緩的說法。評論指出,雖然其他廠商也推出10納米...
再傳梁孟松加盟中芯國際,兩岸晶圓代工廝殺將升級?
來源:內容來自DeepTech深科技 ,謝謝。繼先後網羅蔣尚義、蔡力行等台灣半導體大將後,中國內地半導體產業又有新動作。據台灣Digitimes今日報導,傳內地行業領頭羊中芯國際要將梁孟松收入麾...
台積電與英特爾製程差距縮小 能否趕上還看2020年
全球個人電腦市場銷售量連年衰退,英特爾是否因此為14納米「續命」並不得而知,但是英特爾在年度分析師大會(Analyst Day)中,再度強調摩爾定律仍然有效,而英特爾的14納米製程仍領先同業。只...
KAIST 告三星、高通侵犯其FinFET 專利,台積電、蘋果也躺槍?
版權聲明:本文來自《moneyDJ》,如您覺得不合適,請與我們聯繫,謝謝。南韓媒體朝鮮日報、東亞日報1 日報導,南韓科學技術院(KAIST)專利管理子公司KAIST IP 於11 月30 日向德...
元件設計/新材料整合難度大增 半導體決戰關鍵7nm
7奈米製程節點將是半導體廠推進摩爾定律(Moore’s Law)的下一重要關卡。半導體進入7奈米節點後,前段與後段製程皆將面臨更嚴峻的挑戰,半導體廠已加緊研發新的元件設計架構,以及金屬導線等材料...
西方不亮,東方亮,FD-SOI準備大賺IoT商機
來源:eettaiwan若要說2018以及未來五年最受矚目的半導體製程技術,除了即將量產的7納米FinFET尖端製程,以及預計將全面導入極紫外光(EUV)微影技術的5納米製程節點,各家晶圓代工業...
EUV微影前進7nm製程,5nm仍存在挑戰
EUV微影技術將在未來幾年內導入10奈米(nm)和7nm製程節點。 不過,根據日前在美國加州舉辦的ISS 2018上所發布的分析顯示,實現5nm晶片所需的光阻劑仍存在挑戰。極紫外光(extrem...
4nm製程大戰一觸即發!三星搶先用EUV,而GAAFET技術將取代FinFET
晶圓代工之戰,7nm製程預料由台積電勝出,4nm之戰仍在激烈廝殺。外媒稱,三星電子搶先使用極紫外光(EUV)微影設備,又投入研發能取代鰭式場效電晶體(FinFET)的新技術,目前看來似乎較占上風...
EUV微影技術準備好了嗎?
又到了超紫外光(EUV)微影技術的關鍵時刻了。縱觀整個半導體發展藍圖,研究人員在日前舉辦的IMEC技術論壇(ITF)上針對EUV微影提出了各種大大小小即將出現的挑戰。到了下一代的10nm節點,降...
卡位10奈米世代 台積、漢辰搶布新製程/設備
台積電與漢辰正積極研發新製程與設備技術。由於半導體進入10奈米製程世代後,電晶體的微縮將面臨物理極限,亟需新的材料、製程與設備加以克服;因此台積電與漢辰皆已針對未來可望取代矽的鍺和三五族元素,分...
Altera摟新歡Intel,強調與台積電關係不變
Altera 和英特爾日前宣布,雙方已經達成協議,未來將採用Intel的14奈米三閘極電晶體技術製造Altera FPGA。在此同時,Altera也與晶圓代工夥伴台積電強調雙方將繼續長期合作,為...
60秒半導體新聞7nm製程節點菸硝四起/工信部稱傳感器上升至國家戰略/物聯網安全頻亮紅燈 安全預算不足1%?
工信部稱傳感器上升至國家戰略在「第四屆國際(樂清)物聯網傳感器技術與應用高峰論壇」上,工信部電子信息司處長王威偉表示,傳感器已上升至國家戰略,有望單獨進入國家創新中心,多項政策規劃齊頭並進,值得...
10納米工藝現神分析,前期省芯後期省錢
半導體供應鏈正面臨越來越多的挑戰,但10nm節點將有更大的機會能夠從新技術工藝的微縮中獲得更大的好處。根據國際商業策略(IBS)的分析預計,20nm和16/14nm工藝的閘極成本將會比上一代技術...
三星:明年推5nm工藝,3nm GAA將在2020年面世
日前,三星召開2018 晶圓代工技術論壇,三星在席間不僅揭露了手上的7 納米投片進度,並且還揭露了3 納米製程技術的藍圖,嶄露搶灘未來高效運算(high-performance computin...
拚死追趕台積電 傳三星砸1.78億美元買EUV設備
三星電子加緊追趕台積電,全力衝刺製程微縮。據傳三星電子在Note 7回收焦頭爛額之際,仍砸下重金,採購生產晶圓的極紫外光微影(Extreme Ultraviolet lithography、EU...