7nm製程節點菸硝四起

台積電將與競爭對手Globalfoundries/三星聯盟公開比拚7奈米製程技術細節…

在一場將於12月舉行的技術研討會上，晶圓代工大廠台積電(TSMC)將與競爭對手Globalfoundries、三星(Samsung)結成的夥伴聯盟，公開比較7奈米製程技術的細節；後三家廠商的製程技術將會採用極紫外光微影(EUV)已達成令人印象深刻的進展，不過因為EUV量產方面遭遇的挑戰，台積電看來會是率先讓7奈米製程上市的半導體廠商。

2016年度國際電子元件會議(International Electron Devices Meeting，IEDM)將於12月3日在美國舊金山舉行；在該會議的一份摘要簡介上，Globalfoundries與三星聲稱，藉由採用EUV，他們能為FinFET提供前所未有的：「最緊密多晶矽間距(44/48nm)以及金屬化間距(36nm)。

」

上述的間距超越了英特爾(Intel)在8月份發表其10奈米製程時聲稱的56奈米電晶體閘極間距；當時Intel聲稱該間距在10奈米節點領先業界，並計劃在明年量產。

產業觀察家則認為，台積電與三星還是可能會領先英特爾，因為後者已經延緩了發表新製程技術的速度，因為要追隨摩爾定律(Moore"s Law)的腳步，變得越來越複雜且代價高昂。

至於台積電則將在今年的IEDM介紹採用浸潤式步進機(immersion stepper)在其7奈米製程節點生產的0.027μm見方 SRAM測試單元；該256Mit、6電晶體SRAM號稱具備迄今最小的單元尺寸，而且支援：「耗電僅0.5V的完整讀/寫功能。

」

上述摘要呼應了台積電在9月份於美國矽谷的一場會議上對7奈米節點的首度著墨，表示該製程將會：「提供比台積電商業化16奈米FinFET製程高三倍以上的電晶體閘極密度，以及速度的提升(35~40%)或功耗的降低(>65%)。

」

市場研究機構VLSI Research總裁G. Dan Hutcheson表示：「7奈米製程顯然是今年度IEDM的主角；關鍵訊息是，摩爾定律還未停止腳步，因為客戶還在準備朝7奈米邁進。

」

三星在不久前發表其10奈米製程，表示將跳過一個採用目前浸潤式微影技術的7奈米節點版本，不過將會推出採用EUV的7奈米節點，目標是在2018年底以前量產；而台積電則表示，該公司至少會在2017年限量生產採用浸潤式步進機的7奈米製程。

最終結果是，在18個月之後，IC設計業者會看到至少三種不同的7奈米製程，包括台積電與Globalfoundries分別推出的浸潤式微影版本，以及Globalfoundries與三星聯盟開發的EUV版本；英特爾尚未發表其7奈米製程細節，但預期電晶體密度將繼續上升、每電晶成本還會進一步下降。

根據IEDM的摘要，Globalfoundries與三星的7奈米節點為了加速訊號傳輸，將採用一個厚應變鬆弛緩衝虛擬基板(strain-relaxed buffer virtual substrate)上的雙應變通道，結合張力應變(tensile-strained) NMOS與壓縮應變(compressively strained) SiGe PMOS之強化，將電流分別拉升11%與20%；這種方法應用創新的溝槽式磊晶(trench epitaxy)，將大幅擴展的接觸區域電阻最小化。

Globalfoundries在9月份時表示，該公司已經自行開發了採用浸潤式步進機的7奈米製程，預計2018年量產；但該公司當時並未提及是否仍與三星在EUV版本上進行合作。

Globalfoundries一位發言人表示，浸潤式7奈米製程將達到1,700萬電晶體閘極/每平方mm的邏輯密度。

IEDM的摘要指出，台積電的7奈米製程將採用提升的源/汲極磊晶製程，收緊電晶體通道並僅減少寄生效應，此外採用創新的接觸方法以及銅/low-k互連架構，具備不同的金屬間距(pitch)與堆疊特性(stack)。

晶片製造商之間的競爭日益白熱化而且差距縮小，最新的市場變化顯示，台積電與Globalfoundries/三星具備超越晶片產業龍頭英特爾成為製程技術領先者的態勢。

而在近期之內，只有少數廠商能繼續負擔得起追隨摩爾定律腳步所需的成本，估計應用於7奈米以下的EUV設備成本超越1億美元。

然而，EUV的晶圓產能、良率與可靠度仍遠未達到量產要求；對此Hutcheson預期，相關問題可望在接下來兩年解決：「比起四重圖形(quad patterning)，EUV已經具備量產價值，接下來兩年該系統將會在晶圓廠進行測試，使其達到生產價值。

」

編譯：Judith Cheng

(參考原文： TSMC, GF/Samsung Battle at 7nm，by Rick Merritt)