不是高通，不是華為，5G晶片的最大贏家是他|半導體行業觀察

來源：內容由公眾號半導體行業觀察 （ID：icbank）綜合自經濟日報等，謝謝。

在蘋果考慮自行開發5G基帶晶片後，華為表態願意出售5G相關晶片給蘋果，是否會讓蘋果捨棄自行開發念頭，直接採用華為旗下海思半導體開發的5G晶片，成為各界追蹤焦點，不過，半導體人士透露，不管結果如何，蘋果5G基帶晶片一定會委由台積電 5納米以下先進位程生產，台積電是大贏家。

另一方面，隨著華為表態願意出售5G晶片給蘋果，對於先前傳出積極爭取蘋果5G晶片的聯發科又增添一大競敵。

華為在美中貿易談判進入最終審查階段，釋出善意，表示願意出售5G基帶晶片給蘋果，外界認為，這項善意，對蘋果只是選項，基於美國政府對華為產品頗有戒心，蘋果應不會冒然採用華為晶片。

稍早即有外電引述消息人士，透露蘋果正致力自行設計基帶晶片，並指派1,200至2,000名工程師參與基帶晶片計劃，包括從英特爾和高通延攬的人才。

蘋果的晶片設計將由目前的合作夥伴台積電製造，預計2021年問世，因此即使華為釋出善意，蘋果舍高通和英特爾決定自行開發基帶晶片，似乎已漸趨底定。

台積電7nm EUV開始量產，麒麟985蘋果A13首批

2019 年旗艦智慧型手機將準備好迎接 7nm EUV（極紫外光刻）晶片引領的潮流，最新消息顯示，台積電將準備在本季度進入 7nm EUV 量產。

去年 10 月份，台積電發布重磅消息稱已經成功實現 7nm EUV 工藝流片，並且會在 2019 年也就是今年的 4 月份試產 5nm EUV 工藝。

目前已實現量產的 7nm 工藝是仍然採用 DUV 技術的第一代技術，EUV 被稱為第二代 7nm 技術。

7nm EUV 工藝會在麒麟 985 晶片上先行，很有可能搭配今年華為第四季度的新旗艦機 Mate 30 一起亮相，按照華為方面放出的消息，Mate 30 已進入驗證測試階段，大約半年後能與大家見面，這個時間正好能對上。

台積電另一大客戶蘋果雖然不是首家採用 7nm EUV 的廠商，但消息顯示蘋果 A13 晶片的採用會是被稱為 N7 Pro 的「工藝加強版」，緊隨麒麟 985 之後到來。

毫無疑問，這顆採用最新 7nm 製程 EUV 工藝的晶片會內置於今年秋季的新 iPhone 上。

另外，本月早些時候報導消息，台積電 5nm 製程已經處於初步風險生產階段，計劃在 2020 年前投資 250 億美元進行量產。

延伸閱讀：台積電5nm邏輯密度為7納米1.8倍

晶圓代工龍頭台積電早前宣布，在開放創新平台(Open Innovation Platform，OIP) 之下推出5 納米設計架構的完整版本，協助客戶實現支援下一世代先進行動及高效能運算應用產品的5納米系統單晶片設計，目標鎖定具有高成長性的5G 與人工智慧市場。

台積電錶示，電子設計自動化及矽智財領導廠商與台積電已透過多種晶片測試載具合作開發並完成整體設計架構的驗證， 包括技術檔案、製程設計套件、工具、參考流程以及矽智財。

台積電指出，目前5 納米製程已進入試產階段，能夠提供晶片設計業者全新等級的效能及功耗最佳化解決方案，支援下一世代的高階行動及高效能運算應用產品。

相較於台積電公司7 納米製程，5 納米創新的微縮功能在ARM Cortex-A72 的核心上能夠提供1.8 倍的邏輯密度，速度增快15%，在此製程架構之下也產生出優異的SRAM 及類比面積縮減。

而且，5 納米製程享有極紫外光微影技術所提供的製程簡化效益，同時也在良率學習上展現了卓越的進展，相較於台積電公司前幾代製程，在相同對應的階段，達到了最佳的技術成熟度。

台積電進一步指出，完備的5 納米設計架構包括5 納米設計規則手冊、SPICE 模型、製程設計套件、 以及通過矽晶驗證的基礎與介面矽智財，並且全面支援通過驗證的電子設計自動化工具及設計流程。

在業界最大設計生態系統資源的支持之下，台積電與客戶之間已經展開密集的設計合作，為產品設計定案、試產活動與初期送樣打下良好基礎。

當前最新的5 納米製程設計套件目前已可取得用來支援生產設計，包括電路元件符號、參數化元件、電路網表生成及設計工具技術檔案，能夠協助啟動整個設計流程，從客制化設計、電路模擬、實體實作、虛擬填充、電阻電容擷取到實體驗證及簽核。

台積電與設計生態系統夥伴合作，包括益華國際電腦科技(Cadence)、新思科技(Synopsys)、Mentor Graphics、以及ANSYS，透過台積電開放創新平台電子設計自動化驗證專案來進行全線電子設計自動化工具的驗證，此驗證專案的核心涵蓋矽晶為主的電子設計自動化工具範疇，包括模擬、實體實作(客制化設計、自動布局與繞線) 、時序簽核(靜態時序分析、電晶體級靜態時序分析) 、電子遷移及壓降分析(閘級與電晶體級) 、 實體驗證(設計規範驗證、電路布局驗證) 、以及電阻電容擷取。

而透過此驗證專案，台積電與電子設計自動化夥伴能夠實現設計工具來支援台積電5 納米設計法則，確保必要的準確性，改善繞線能力，以達到功耗、效能、面積的最佳化，協助客戶充分利用台積電公司5 納米製程技術的優勢。