胡正明：技術創新可能讓半導體電晶體密度再增加1000倍

「半導體市場正在經歷由技術推動到需求推動的轉變。

而半導體技術上的創新，可能讓半導體電晶體密度再增加1000倍，仍有巨大空間。

」近日，美國加州大學伯克利分校教授、國際微電子學家胡正明在接受集微網採訪時表示。

自1965年摩爾定律提出以來，歷經半個多世紀的發展，如今越來越遭遇挑戰，特別是新世紀以來，每隔十年，摩爾定律以及半導體的微型化似乎便會遭遇到可能終止的危機。

胡正明發明了鰭型電晶體(FinFET)以及「全耗盡型絕緣層上矽電晶體」(FD-SOI)，兩大革命性創新為半導體帶來新契機。

2011年5月英特爾宣布使用FinFET技術，包括台積電、三星、蘋果也都陸續採用FinFET，開創了摩爾定律被唱衰後的新契機。

目前，台積電宣布7納米進入量產，預計在2019上半年展開5納米製程風險試產，對於產業走到5納米，胡正明表示，5納米未必代表著極限。

但要接受「物理極限」的客觀存在，在以往的技術中，可以通過測量線寬的方式去直觀的理解，但當工藝技術走進14nm、10nm、7nm，線寬已然成為了一個標籤。

「因為真正的目的是要實現速度、性能增加和功耗、成本減少，所以推進半導體微型化不一定是要減少尺寸，比如存儲器已經往三維方向演進。

」胡正明說。

在降低功耗方面，胡正明表示，通過負電容電晶體設計的引進，會將CMOS的電壓降低至0.4V、0.3V，甚至0.2V。

因為負電容器件(鐵電材料)的引進，在不同機制下可能會帶來速度限制的問題，但胡正明教授指出，到目前為止，它的限制還不會高過半導體電晶體的速度。

胡正明認為，正如同三維堆疊可以降低成本和增加密度，推動3D NAND快閃記憶體成為主流，堆疊的二維半導體電路也是較好的實現方式。

二維半導體只有2—3個原子的厚度，不需要人工打磨。

而他與伯克利研究團隊做的工作，首先是可以讓二維的半導體長在垂直的鰭式電晶體的結構上，即二維半導體可以用來蓋「高樓」;第二，可以讓二維半導體長在大面積的晶圓上，讓它覆蓋了垂直薄膜的電晶體，同時可以在一片晶片上做兩層、三層甚至更多層的電路;第三，用二維半導體製作的電晶體，可以把電晶體的三極縮小到1納米的寬度。

在胡正明看來，半導體微型化的進程將會減慢，一方面因為原子的尺寸固定，會達到物理極限;另一方面，光刻和其他製造技術變得越來越昂貴。

但創新永遠是行業的主題，通過創新技術，逐漸引入新材料，對於成本、功耗和性能將會持續改善。