三星台積電劍指3納米，未來10年摩爾定律還將延續？

作為摩爾定律最忠實的追隨者與推動者，台積電、三星已經挑起3nm的戰局。

據悉，三星已經完成了首個3nm製程的開發，計劃2022年規模生產3nm晶片，此前台積電也計劃2022年量產3nm。

如無意外，3nm晶片將在後年到來，對半導體產業鏈提出新的挑戰。

雙雄劍指3nm

《韓國經濟》雜誌稱，三星已成功研發出首個基於GAAFET的3nm製程，預計2022年開啟量產。

與7nm工藝相比，3nm工藝可將核心面積減少45%，功耗降低50%，性能提升35%。

按照三星的研發路線圖，在6nm LPP之後，還有5nm LPE、4nm LPE兩個節點，隨後進入3nm節點，分為GAE(GAA Early)以及GAP(GAA Plus)兩代。

去年5月，三星的3nm GAE設計套件0.1版本已經就緒，以幫助客戶儘早啟動3nm設計。

三星預計該技術將在下一代手機、網絡、自動駕駛、人工智慧及物聯網等設備中使用。

以2022年量產為目標的台積電，也在按計劃推進3nm研發。

台積電執行長CC Wei曾表示，台積電在3nm節點技術開發進展順利，已經與早期客戶進行接觸。

台積電投資6000億新台幣（約合1380億元）的3nm寶山廠也於去年通過了用地申請，預計2020年動工，2022年量產。

台積電在7nm節點取得了絕對優勢，在5nm也進展順利，獲得了蘋果A14等訂單。

但三星並沒有放鬆追趕的腳步，計劃到2030年前在半導體業務投資1160億美元（約合8000億元），以增強在非內存晶片市場的實力。

台積電創始人張忠謀日前對媒體表示，台積電與三星的戰爭還沒有結束，台積電只是贏得了一兩場戰役，可整個戰爭還沒有贏，目前台積電暫時占優。

製程如何走下去

眾所周知，製程越小，電晶體柵極越窄，功耗越低，而集成難度和研發成本也將成倍提高。

3nm是一個逼近物理極限的節點，半導體業內專家莫大康向《中國電子報》記者表示，3nm是一個焦點，不能僅靠台積電、三星的推進，還要看製造商和設備商等產業鏈各個環節的努力，例如環柵結構(GAA)的導入，EUV的高數值孔徑鏡頭等。

3nm首先對晶片設計和驗證仿真提出了新的挑戰。

集邦諮詢分析師徐紹甫向記者表示，製程微縮至3nm以下，除了晶片面積縮得更小，晶片內部信號如何有效傳遞是一大關鍵。

設計完成後，如何確保驗證和仿真流程的時間成本不會大幅增加，也是晶片設計的一大挑戰，需要EDA從業者的共同努力。

此外，在做出更小的線寬線距之後，量產和良率拉抬是非常困難的事，需要製程技術的不斷優化。

為了更快實現製程疊代和產能拉升，三星研發了專利版本GAA，即MBCFET(多橋道FET)。

據三星介紹，GAA基於納米線架構，由於溝道更窄，需要更多的堆棧。

三星的MBCFET則採用納米片架構，由於溝道比納米線寬，可以實現每堆棧更大的電流，讓元件集成更加簡單。

通過可控的納米片寬度，MBCFET可提供更加靈活的設計。

而且MBCFET兼容FinFet，與FinFet使用同樣的製作技術和設備，有利於降低製程遷移的難度，更快形成產能。

3nm也對光刻機的解析度及套刻能力提出了更高要求。

針對3nm節點，ASML將在NXE 3400C的下一代機型導入0.55高數值孔徑，實現小於1.7nm的套刻誤差，產能也將提升至每小時185片晶圓以上，量產時間在2022—2023年。

徐紹甫表示，3nm對於光刻機曝光穩定度與光阻劑潔凈度的要求更加嚴苛。

加上3nm需要多重曝光工藝，增加了製程數目，也就意味缺陷產生機率會提高，光刻機參數調校必須縮小誤差，降低容錯率。

另外，清洗潔凈度、原子層蝕刻機與原子層成膜機等設備的精度也要提高。

針對5nm及以下節點的封裝，台積電完成了對3D IC工藝的開發，預計2021年導入3D封裝。

3D IC能在單次封裝堆疊更多的晶片，提升電晶體容量，並通過晶片之間的互聯提升通信效率。

賽迪智庫集成電路研究所高級分析師王珺、馮童向記者表示，台積電的中道工藝主要是通過製造和封裝的緊密結合提高電晶體密度，會是發展路徑之一，可進行模塊化組裝的小晶片(Chiplet)也是比較熱門的發展路徑。

何為增長驅動力

2014—2019年，手機和高性能運算推動著先進位程按照一年一節點的節奏，從14nm走向5nm。

中芯國際聯合CEO趙海軍表示，成功的研發方法，不變的FinFet架構、設備和材料的配合，是推動14nm向5nm發展的重要因素。

目前來看，手機和高性能計算依舊是推動摩爾定律前進的重要動力。

徐紹甫指出，在應用層面上，智慧型手機是3nm製程的重要戰場，手機晶片從業者能負擔高昂的研發經費，龐大的市場總量也能夠分擔其研發費用。

另外，HPC應用，如CPU與GPU等，需要3nm製程來提升性能表現。

芯謀研究總監王笑龍表示，3nm將主要面向對高速數據處理和傳輸有需求的產品，如CPU、網絡交換機、移動通信、FPGA和礦機等。

3nm不是先進位程的終點，台積電對2nm已經有所規劃，將以2024年量產為目標進行研發。

比利時微電子研究中心(IMEC)在2019年10月召開的技術論壇上曾展示邁向1nm工藝節點的技術路線圖。

王珺、馮童表示，伴隨高數值孔徑EUV光刻機、選擇性化學蝕刻劑、原子層精確沉積技術等的應用，未來10年，摩爾定律將繼續延續。

製程要走下去，需要工藝路徑的探索，也需要找到相應的商業場景。

王笑龍向記者表示，對於資金密集型工藝，如果無法在消費市場得到應用，就難以收回成本，也不具備經濟價值。

徐紹甫表示，2nm之後的應用性與必要性還難以定義，從實驗室走向量產具有相當的難度，必須具備獲利能力才具有開發意義，在材料選擇、製程技術、後段晶圓封裝上勢必要持續優化。