詳解Intel三大全新封裝技術：摩爾定律未死，繼續推動

來源：芯智訊

對於晶片製造工藝，可能多數人更在意晶片是多少納米製程，但是對於封裝技術卻並不太在意。

Intel去年提出了全新的六大戰略支柱，其中封裝(Package)也占據很重要的一個位置，足見其重要性。

作為晶片製造過程的最後一步，封裝在電子供應鏈中看似不起眼，卻一直發揮著極為關鍵的作用。

作為處理器和主板之間的物理接口，封裝為晶片的電信號和電源提供著陸，尤其隨著行業的進步和變化，先進封裝的作用越來越凸顯。

另一方面，半導體工藝和晶片架構的日益複雜，製程工藝的推進也越來困難，傳統SoC二維單晶片思路已經逐漸行不通，chiplet多個小晶片組合或堆疊在一起的2.5D/3D封裝成為大勢所趨。

AMD剛發布的第三代銳龍以及即將發布的第二代霄龍，就是這種變化的一個典型代表，都用了chiplet小晶片設計，將原本一個單獨的大2D晶片拆分開來，不同模塊做成不同的小晶片，再整合堆疊到一起。

Intel此前也陸續推出了EMIB 2.5D、Foveros 3D封裝技術，前者的代表是去年集成了Vega GPU核心的Kaby Lake-G，後者則會在今年底有Lakefiled，融合10nm、22nm製程工藝。

近日，在本周舊金山舉辦的SEMICON West大會上，Intel介紹了三項全新的先進晶片封裝技術：Co-EMIB、ODI、MDIO。

基本原則都是使用最優工藝製作不同IP模塊，然後藉助不同的封裝方式、高帶寬低延遲的通信渠道，整合在一塊晶片上，構成一個異構計算平台。

此外，英特爾還推出了一系列全新基礎工具，包括EMIB、Foveros技術相結合的創新應用，新的全方位互連(ODI)技術等。

一、Co-EMIB

Foveros 3D封裝是Intel在今年初的CES上提出的全新技術，首次為CPU處理器引入3D堆疊設計，可以實現晶片上堆疊晶片，而且能整合不同工藝、結構、用途的晶片，相關產品將從2019年下半年開始陸續推出。

而EMIB(嵌入式多晶片互連橋接)技術則是幾年前英特爾推出的2D封裝技術。

而Co-EMIB就是利用高密度的互連技術，將EMIB 2D封裝和Foveros 3D封裝技術結合在一起，實現高帶寬、低功耗，以及相當有競爭力的I/O密度。

Co-EMIB能連接更高的計算性能和能力，讓兩個或多個Foveros元件高速互連，從而基本達到接近SoC性能，還能以非常高的帶寬和非常低的功耗連接模擬器、內存和其他模塊。

Intel介紹的一個示例就包含四個Foveros堆棧，每一個都有八個小的計算晶片，通過TSV矽通孔與基底裸片相連，同時每個Foveros堆棧通過Co-EMIB連接兩個相鄰的堆棧，HBM顯存和收發器也是通過Co-EMIB組織在一起。

三、MDIO

MDIO意思是Multi-Die IO，也就是多裸片輸入輸出，是AIB(高級互連總線)的進化版，為EMIB提供一個標準化的SiP PHY級接口，可互連多個chiplet。

針腳帶寬從2Gbps提高到5.4Gbps，IO電壓從0.9V降低至0.5V，並且號稱比台積電最近宣布的LIPNCON高級的多。