Hot Chips大會：晶片堆棧成焦點 是IP塊的未來

至頂網伺服器頻道 08月24日 新聞消息： 美國的一項研究工作旨在培訓一個從即插即用晶片設計半導體的生態系統。

現在已經到了像英特爾和賽靈思等競爭對手都在使用專有封裝技術來區分FPGA競品的時候了。

在接下來的8個月內，美國國防高級研究計劃局（DARPA）下的Common Heterogeneous Integration and IP Reuse Strategies (CHIPS)計劃旨在定義和測試開放晶片接口。

在未來3年內，它希望多個公司將利用這來連接一系列模片以形成複雜的組件。

英特爾已經註冊了該計劃，預計很快其他廠商也會跟進。

在英特爾內部，正在討論是否要開放部分的內嵌多晶片互連橋（EMIB）。

英特爾在Hot Chips上介紹了到目前為止關於EMIB最為詳細的信息。

作為緩存一致串行互連（CCIX）的領導者，賽靈思公司的多位高管對DARPA的這個計劃很感興趣，並且公布了第四代FPGA，使用來自TSMC專有的CoWoS 2.5-D封裝技術。

至於究竟什麼方法讓主流半導體設計降低成本、提高帶寬連接，現在還不清楚。

英特爾把EMIB定位為介於主板和模片連接之間（圖片來源：英特爾）

近年來問世了使用有機底物的多晶片模塊。

有些廠商表示，除了相對較低的密度之外，還將推動降低成本。

TSMC率先推出了一種晶圓層的扇出，用於把應用處理器和內存封裝在蘋果最新的iPhone手機中。

這項技術實現的密度要高於MCM，但是還不足以匹敵有線處理器。

高端AMD和Nvidia GPU已經加入了賽靈思的FPGA，使用像CoWoS這樣的2.5-D技術在連接處理器和內存堆棧。

但是到目前為止，這些對於消費級產品來說都還太貴，微軟一位拒絕將該方法用於Xbox的工程師這樣表示。

與微軟一樣，AMD繞過了相對昂貴的2.5D堆棧，Epyc伺服器處理器在有機底物上是由四顆模片構成的。

更為傳統的MCM"是一項知名的技術，且成本更低，在性能上有一些折中，但我們認為這是可以接受的，"Kevin Lepak這樣描述這款晶片。

有多方都表示希望DARPA計劃可以突破複雜的技術和業務障礙。

"我們希望晶片更像是IP，"一位來自賽靈思的高級架構師表示。

在2014年，英特爾率先將其EMIB稱之為可以在更低成本基礎上提供2.5-D堆棧的方法。

部分原因是它採用了一條晶片插入片來橋接任何大小模片的兩端。

Altera在被英特爾收購之前嘗試了這種方法。

後來成為英特爾的一個部分，現在出貨高端Stratix FPGA，使用EMIB連接到DRAM堆棧和收發器。

英特爾專門用於EMIB的AIB接口（圖片來源：英特爾）

在Hot Chips大會上，英特爾詳細介紹了兩種EMIB接口。

一種稱為UIB，是基於三星或者海力士針對DRAM堆棧的Jedec鏈路。

另外一種稱為AIB，是英特爾專門針對收發器的接口，通用於模擬、RF和其他設備。

這兩個都是相對簡單的並行I/O電路，英特爾認為相比為EMIB使用穿行鏈路來說，這樣做的延遲更低，擴展性更好。

到目前為止，在三個代工廠設計的、使用該接口的模塊都是支持6個節點。

英特爾尚未決定是否公布AIB，如果這麼做的話，是否要把它開源。

它在物理層的可編程運行速率最高可達到2Gbits/s，在EMIB鏈路上可實現多達20000個連接。

英特爾FGPA部門高級架構師Sergey Shuarayev表示："帶寬是巨大的，我們可以構建龐大的系統，比標線尺寸更大。

"他暗示，EMIB設備可能是2.5D堆棧的6倍，密度也在提高。

下一代EMIB製程將支持35微米的凸塊，是當前實驗室10mm鏈路條件下密度的2.5倍。

Shuarayev稱，稱EMIB可以用於連接FPGA到CPU、數據轉換器以及光學組件。

相比2.5D堆棧，成本更低，且產量更高，部分原因是它可以將複雜的模擬塊從FPGA中提取出來。

賽靈思這方面，在Hot Chips大會上公布了第四代堆棧VU3xP，最多有3個16nm FPGA和2個DRAM堆棧，將在4月前提供樣品。

此外這還是首個採用CCIX接口、支持4個一致連接到主機處理器和加速器的晶片。

基於PCIe的CCIX最初運行速度為25 Gbits/s。

有大約33家廠商支持該接口，現在是由Cadence和Synopsys提供IP。

"有多個處理器正在將這種技術融入其中，"賽靈思公司副總裁Gayrav Singh這樣表示。

另外，賽靈思設計了自己到DRAM堆棧的鏈路，使用硬體的AXI交換機，與一系列內存控制器進行通信。

賽靈思連接15個256位AXI埠，運行450 MHz，8個內存控制器連接到最新的FPGA到一個DRAM堆棧（圖片來源：賽靈思）

英特爾和賽靈思的演講人都指出，是一些挑戰帶來了他們的模塊化晶片設計。

CoWoS製程要求晶片保持在最高95攝氏度以下。

DRAM堆棧中每下降一層溫度會增加2度，Singh表示。

而Shumarayev表示，英特爾要求供應商為自己的堆棧提供知名的、質量好的模片，而封裝壞模片會長期影響多晶片封裝。