上新了RFSoC，全球6GHz以下頻段5G部署迎來福音

【本文為EET電子工程專輯 原創文章】

受益於韓國、中國和美國5G或者早期5G(Pre-5G)的部署，以及LTE設備升級等利好消息的影響，賽靈思(Xilinx)公司2019財年第3季度的季度營收較去年同期增長34%，達到8億美元，公司股票也創下了自上世紀九十年代上市以來的歷史新高。

而最引人注目的，則是通信部門業績3季度同比增長41%，占公司全部營收的35%。

其中，基於Zynq SoC產品的收入同比增長80%，RFSoC成為增長最快的細分產品線，其營收環比增長了4倍。

突破性射頻架構

賽靈思從2012年開始RFSoC項目的開發，2017年10月，正式宣布第一代Zynq UltraScale+ RFSoC系列正式開始發貨。

該系列是一個將RF信號鏈集成在單晶片SoC中的突破性架構，致力於實現5G無線、有線 Remote-PHY及其它應用。

基於16nm UltraScale+ MPSoC架構的RFSoC在單晶片上集成了RF數據轉換器，據稱可將系統功耗和封裝尺寸減少最高達50%-70%，而且其軟判決前向糾錯(SD-FEC)內核可滿足5G和DOCSIS 3.1標準要求。

從RF前端到數字前端的信號處理集成

按照賽靈思給出的產品目標市場，所有需要使用DAC/ADC的應用都有可能成為RFSoC的目標市場，包括無線應用的機器學習或者光纖領域, 跨越Massive-MIMO遠端射頻單元、毫米波移動回程、5G基帶、固定無線訪問、有線Remote-PHY節點、測試測量、衛星通信等高性能RF應用。

RFSoC主要目標市場

第一代Zynq RFSoC將RF數據轉換器、SD-FEC內核以及高性能16nm UltraScale+可編程邏輯和ARM多處理系統集成在一起，打造出了一個全面的模數信號鏈。

主要包括8個4GSPS或16個2GSPS 12位ADC、8-16個6.4GSPS 14位DAC、四核Cortex-A53和雙核Cortex-R5、16nm UltraScale+可編程邏輯配有集成Nx100G內核、以及多達930,000個邏輯單元和超過4,200個DSP Slice。

在Xilinx公司通信業務主管總監Gilles Garcia看來，5G時代，如果沒有系統級的突破，5倍帶寬、100倍用戶數據速率、1000倍網絡容量等在內的5G要求均無法實現。

因為對高通道數的系統來說，「與大量分立式轉換器建立連接仍然是個不小的I/O挑戰。

」如果能夠通過集成減少組件，不但能大幅降低功耗和封裝尺寸，更能夠明顯簡化系統設計。

Xilinx公司通信業務主管總監Gilles Garcia

因此，通過集成分立式RF數據轉換器和信號鏈優化技術，不僅使得Massive-MIMO的遠端射頻單元、無線回程和固定無線訪問可實現高信道密度，而且還能將功耗和封裝尺寸減小50%-75%。

在5G基帶應用中，多個集成SD-FEC內核相對於軟核實現方案而言，可將系統吞吐量提升10-20倍，並可滿足嚴格的功耗和散熱要求。

為6GHz 以下頻段提供全面支持

不過，考慮到第一代RFSoC產品主要覆蓋4GHz及以下頻段，尚無法滿足5GHz/6GHz的部署需求，賽靈思於近日宣布推出第二代/第三代RFSoC產品，從而為6GHz 以下頻段提供全面支持。

同時，還可支持針對採樣率高達5GS/S的14位模數轉換器(ADC)和10GS/S的14位數模轉換器(DAC)進行直接RF採樣，二者的模擬帶寬均高達 6GHz。

Xilinx Zynq UltraScale + RFSoC Gen 2(第二代)產品支持中國4.4GHz-4.9GHz頻段和日本4GHz-5GHz頻段，現已開始提供樣片，並計劃於2019年6月投入量產。

第二代RFSoC在功能方面也進行了強化，可面向16X16提供更高的射頻性能。

同時，為了幫助用戶完成第一代到第二代的過渡，公司

對DAC、ADC進行了加速，以此來達到4GHz-5GHz的條件。

Xilinx Zynq UltraScale + RFSoC Gen 3(第三代)產品能夠覆蓋從4GHz到6GHz，也就是現有和暫未許可分配的5G頻段，以及C頻段和毫米波，2019年下半年上市。

與基礎產品系列相比，第三代產品可在RF數據轉換器子系統中對6GHz以下頻段直接RF採樣提供全面支持、擴展的毫米波接口，TDD使用時功耗降低高達20%。

此外，還通過增強時鐘分配功能、簡化PCB板設計、消除板載時鐘器件成本等措施降低BOM和系統成本。

而為了簡化設計，提高靈活性，第三代產品全面支持多頻段、多標準，新添加的插值和抽取運算有助於簡化頻率規劃。

考慮到在6GHz以下頻段並不只有5G一種應用。

因此，賽靈思針對不同領域推出四種器件，分別是：ZU46DR、ZU47DR、ZU48DR、ZU49DR。

其中，47DR、48DR、49DR與第一代產品都能實現引腳上的兼容。

第二代/第三代Zynq UltraScale+ RFSoC產品列表

與採用16納米製程的前三代產品不同，根據規劃，賽靈思第四代RFSoC將會基於ACAP平台第一款產品Versal，引入7納米工藝，通過在RFSoC中集成AI引擎，進一步提升無線應用的可編程性。

RFSoC產品路線圖

JESD204B協議和IF採樣面臨挑戰

傳統設計中，射頻-數位訊號調節與處理通常分派給不同的獨立子系統中，JESD204B協議和IF(中頻)採樣技術也由此應運而生。

以JESD204B協議為例，其開發初衷在於解決以高效率且經濟省錢的方式互連最新寬頻數據轉換器與其他系統IC的問題，通過採用可調整高速串行接口，對接口進行標準化，降低數據轉換器與其他設備(如FPGA和SoC)之間的數字輸入/輸出數量，用以取代傳統CMOS/LVDS接口。

而直接RF採樣，也就是能夠直接對抵達的信號進行採樣的能力，無需先向下轉換到中頻 (IF)，能為RF設計人員提供更高的靈活性。

直接對信號進行數字化，再用DSP技術進行信號調節，這能提高數字域的性能和可編程性，對先進的16nm FinFET工藝而言尤其有利。

此前，直接採樣技術的採用推廣速度比較慢，主要是由於經濟和能效低下使然。

下圖是面向毫米波的擴展中頻設計。

上半部分是傳統方式，需要使用採樣率320GB/S，功耗8W的JESD204接口，然後經過RF採樣離散組件和塊轉換器;下半部分在採用RFSoC之後消除了JESD204的瓶頸，使用起來更加方便，相應的功耗也沒有了。

面向毫米波的擴展中頻設計

「儘管直接採樣的優勢非常明顯，但還不能說傳統的中頻處理系統就過時了，包括之前提到的JESD204B協議也是一樣。

」Gilles Garcia說如果它們真的會消失，這意味著賽靈思的RFSoC能夠達到100%的市場占有率，但顯然還不太現實。

因此，在一些不需要使用大規模天線的國家或應用中，比如2X2、4X4天線、小基站中，FPGA加上ADC就是足夠好的部署。

所以賽靈思在產品布局中，也實現了從低端的NTSoC，即FPGA加上外置DAC/ADC採用JESD標準，到集成DAC/ ADC的高端RFSoC，面向8X8 / 16X16天線的全覆蓋。

-END-

感謝您的閱讀 請點擊右下角「好看」