友誼的小船說翻就翻！貪食蛇FPGA下一個吃定誰？

為使大規模MIMO系統的商業化成為現實，賽靈思(Xilinx)日前推出了首款採用RF級模擬技術的All Programmable RFSoC。

該器件將通信級RF採樣數據轉換器(配有數字處理子系統)、ARM處理系統與FPGA架構整合到單晶片器件中，在集成度方面取得了重大突破。

尤其是模擬到數位訊號鏈得到了硬化DSP子系統的支持，便於模擬設計人員進行靈活配置。

據說可將系統功耗和系統尺寸降低50-75%，並達到所需的靈活性以適應不斷演進的規範和網絡拓撲結構。

JESD204B協議說落伍就落伍

傳統的無線電系統通常包含一個處理器、可配置邏輯、連接IP和數據轉換器。

在高RF頻率下工作時，典型的單通道ADC功耗約為2W，DAC功耗約1.25W。

而為了隨帶寬擴展，大多數新型轉換器目前也都使用基於JESD204B協議的速率高達12.5Gb/s的高速串行接口。

而開發JESD204A/B協議的初衷，在於解決以高效率且經濟省錢的方式互連最新寬頻數據轉換器與其他系統IC的問題，其動機在於通過採用可調整高速串行接口，對接口進行標準化，降低數據轉換器與其他設備(如FPGA和SoC)之間的數字輸入/輸出數量，用以取代傳統CMOS/LVDS接口。

下表對LVDS和JESD204A/B規範進行了對比。

在SERDES級，JESD204支持的每通道串行鏈路速率是LVDS的三倍多；JESD204B則是提供諸如多器件同步、確定延遲和諧波時鐘等高級功能的唯一接口。

所有通路和通道對確定延遲敏感、需要寬頻寬多通道轉換器的系統將無法有效使用LVDS或並行CMOS。

LVDS和JESD204規範對比

儘管JESD204B協議的傳輸速率高達12.5Gb/s，但在Xilinx通訊市場總監Harpinder S Matharu看來，5G時代，對高通道數的系統來說，「與大量分立式轉換器建立連接仍然是個不小的I/O挑戰。

」如果能夠通過集成減少組件，不但能大幅降低功耗和封裝尺寸，更能夠明顯簡化系統設計。

首先，JESD204B IP核的實現需要時間，要使用寶貴的FPGA架構，並消耗大量的功耗；其次，串行I/O功耗在更高數據速率下會顯著增加。

不過，最難的還是建立串行鏈路。

12.5Gb/s速度下的信號失真是個問題，大多是通過高損耗低成本銅纜連接運行高線路速率所致。

「這個過程令人不爽，模擬設計人員迫切希望解決。

」Harpinder說。

功耗立減50%的秘密

在賽靈思將轉換器集成進FPGA之後，用戶就無需再使用JESD204B IP核和串行收發器了。

從初步測量結果來看，在典型4路發送、4路接收(4Tx/4Rx)天線配置中，分立式ADC和DAC的功耗明顯降低，4X4 100MHz系統的功耗降低了40%，8Tx/8Rx系統的功耗降低了50%，功耗削減效果明顯。

利用集成子系統為數字無線電(帶DPD)降低功耗

尺寸減小的程度隨收發器和天線數量而增加，因為可以避免使用更多轉換器。

商用器件中，典型RF ADC或DAC每通道占位面積可高達15x15mm。

4Tx4Rx無線電架構中的面積節省約 50%，對於更大的無線電架構，如8Tx/8Rx系統而言，優勢會顯著增加，為完全部署的多通道系統實現75%以上的面積節省。

考慮到有多個子陣列的128Tx/128Rx系統會在5G中普遍存在，因而占位面積節省量將會非常可觀。

鑒於單個天線單元非常小，可用面積很有限，對於需要10、20或30多個器件的原型而言，需要大幅縮減占位面積。

8Tx8Rx無線電架構的封裝尺寸縮減

「零中頻」也被嫌棄了？

除了尺寸、功耗和生產力優勢以外，另一個不能低估的因素是基於領先的直接RF採樣技術的轉換器子系統本身的優勢。

這種現代化的採樣方法可「直接」對進入/流出的RF信號進行採樣，無需事先用模擬器件做任何信號調節。

由於能利用同一器件滿足不同的Tx/Rx天線配置和不斷演變的標準，移動設備廠商可以由此對市場變化和機遇做出快速響應。

迄今為止，大部分系統都採用稱為中頻(IF或Zero-IF)採樣的模擬化方案，需要將原始信號下變頻到ADC支持的採樣頻率。

下變頻電路包含混頻器、高質量振蕩器以及其他模擬器件。

模擬電路相對來說不太靈活，需要高度專業化的設計和複雜的器件選擇。

直接RF採樣中，可直接對流入的RF信號採樣，無需事先進行下變頻。

信號被數字化之後，利用數位訊號處理技術在更為靈活的可編程數字域中完成下變頻和信號處理。

這些 RF ADC 支持更高的採樣率，由於數字域有更好的濾波技術，因此能夠更好地在動態範圍、信號質量(信噪比)和信號帶寬之間進行權衡。

直接RF採樣與SoC集成

賽靈思完整的RF數據轉換器子系統包括混頻器、數控振蕩器、抽取/插值，以及針對每個通道的其他數位訊號處理技術——支持用於IQ處理的覆信號。

轉換器具備5G所需的高採樣率、大動態範圍和解析度。

有些情況下，數字下變頻(DDC)無需FPGA資源，數據直接進入邏輯架構。

RFSoC中的集成RF子系統

與分立式RF IC相比，直接RF採樣的普及速度比較平緩。

事實上，對於發射/接收天線少、對小型低成本系統而言，基於模擬的IF轉換器依然使用普遍。

這些解決方案一般用在較老的晶片工藝(例如65nm)上，且成本低。

鑒於RF設計界對傳統模擬使用模型更加熟悉，因此這很可能是最適合的方案。

Harpinder認為，儘管隨著分立組件遞增，直接RF採樣的優勢更為明顯。

但要達到5G，無線製造商需要的不是逐漸改進，而是更具意義的全系統集成。

通過將RF前端和無線電前端結合到相同數字域，系統和模擬設計就會變得更加靈活，使行業朝完全軟體無線電又邁進了一步。

針對5G無線的數據轉換器比較