Xilinx的自適應直接射頻(RF)採樣解決方案(附下載)

賽靈思公司(Xilinx)在2017年2月發布了具有突破性的Zynq® UltraScale+™RFSoC(射頻片上系統)第一代產品，在單晶片SoC平台上實現高性能RF數據轉換器和「RF-Analog」技術的集成，最多可將16x16個射頻採樣ADC和DAC與可編程邏輯和ARM多處理子系統集成到了一起，從而可以實現靈活配置和RF信號調節。

今年2月又發布了Zynq® UltraScale+™ RFSoC 第二代和第三代產品。

第三代將全面支持對6GHz以下的頻段直接射頻(RF)採樣，並支持拓展的毫米波接口，為5G無線通信系統和高級相控陣雷達、汽車雷達、微信通信等應用提供解決方案。

開發大規模MIMO射頻案例

下圖的左邊是使用傳統SoC時的情況，外邊有很多小的黑方塊就是ADC和DAC，4個SoC晶片之外還要使用32轉換器來實現64×64的大規模MIMO。

然而在使用了賽靈思的Zynq UltraScale+ RFSoC之後只需要4個晶片，無需外加轉換器就能實現同樣的64x64的大規模MIMO。

晶片數量從36個減少到只有4個，同時功耗降低了50%，占板面積節省了75%。

大規模多功能相控陣雷達(MPAR)系統

這是Rockwell Collins開發的一款產品，它將4個Zynq UltraScale+ RFSoC單晶片16x16收發模塊組合在一起形成64x64的收發麵板，作為面向多種MPAR系統的統一模塊來滿足不同的應用。

自適應直接RF採樣解決方案

在超外差結構中，接收機接收RF信號後會將信號下變頻到較低的中頻(IF)，然後再進行採樣數字化等處理。

RF前端則需要包含帶通濾波器、低噪聲放大器、混頻器和本地振蕩器(LO)。

直接RF採樣接收器僅由低噪聲放大器、適當的濾波器和ADC組成。

接收器不需要使用混頻器和LO；ADC直接數字化RF信號並將其發送到處理器進行後續信號處理。

Zynq UltraScale+ RFSoC採用16nm FinFET晶片工藝，將RF類模擬組件整體集成到多處理器SoC(MPSoC)中，在單顆晶片上實現全軟硬體可編程射頻系統。

FPGA可編程邏輯與ARM類處理子系統完美結合在一起，採用12位4GSPS RF採樣模數轉換器(ADC)和14位6.4GSPS直接RF數模轉換器(DAC)，同時具備最佳的數字下變頻和上變頻信號處理能力。

Zynq UltraScale+ RFSoC優勢主要體現在能效、外形尺寸縮減、設計周期縮短和設計靈活性等方面。

今日給微信公眾號「雷達通信電子戰」發送關鍵詞：190228，除了可以獲得上文的PDF閱讀版，還可以獲得來自Xilinx的參考資料，供大家更深入的了解Zynq UltraScale+ RFSoC。