如何裝作很懂集成電路……

精彩導讀：台積電近日宣布將赴美設 3 納米廠，該消息使得業界譁然！3 納米生產線對於集成電路的發展究竟有多重要？集成電路的「廬山真面目」到底是啥？跟芯師爺一起來見識下吧！

▽▽▽

近日，台灣媒體聯合新聞網的最新報導顯示，台積電正計劃將赴美設廠列入選項，該廠將投資高達 1000 億人民幣的 3 納米製程生產線，目標是五年之後的 2022 年實現量產。

該新聞令台灣政府與老百姓非常震動，同時也引起業內關注，因為台積電 3 納米選址非常關鍵，牽動後續 1 納米以下次納米發展的量子計算機，需要極先進的材料、技術及設備，工研院 IEK 主任室計劃副組長楊瑞臨建議政府應儘早邀集學界參與，全力留住台積電在台設廠，否則將讓半導體生態鏈斷層。

究竟「3 納米」為何物，區區一個選址就能引起如此之大的轟動！

3 納米指的是半導體的線寬，線寬越小，同樣面積晶片整合的電晶體數量更多，能耗更低，性能更加強大。

幾乎所有的半導體製造廠，都在爭先恐後朝著更小的線寬邁進。

從Intel規劃的規劃圖來看，最遠的也不過是 7nm 工藝。

▲Intel半導體線寬規劃圖

而台積電 3 納米製程是摩爾定律（Moore's Law）下電晶體製程微縮的最後節點，且將是關鍵的轉折點，以銜接 1 納米製程和1納米以下的次納米新材料技術。

台積電3納米將牽涉布局量子電腦（quantum computer），這個技術革命可能改變全球半導體產業生態，如果真的實現，人類將在二十一世紀第三個十年進入次納米時代，目前的超級電腦每秒運算能力是 30 萬億次每秒，人類的大腦是 50 萬億次每秒，量子電腦將達到 100 萬億次每秒，人類歷史將會因為量子電腦的出現，出現無法想像的世界。

▲量子電腦

所以集成電路真的是重要的戰略產業，究竟啥是集成電路？芯師爺給大家科普一下吧！

我們先以處理器為例，來看一下它的製造過程。

簡單地說，處理器的製造過程可以大致分為沙子原料(石英)、矽錠、晶圓、光刻(平版印刷)、蝕刻、離子注入、金屬沉積、金屬層、互連、晶圓測試與切割、核心封裝、等級測試、包裝上市等諸多步驟，而且每一步裡邊又包含更多細緻的過程。

沙子：矽是地殼內第二豐富的元素，而脫氧後的沙子(尤其是石英)最多包含25%的矽元素，以二氧化矽(SiO2)的形式存在，這也是半導體製造產業的基礎。

矽熔煉：12英寸/300毫米晶圓級，下同。

通過多步凈化得到可用於半導體製造質量的矽，學名電子級矽(EGS)，平均每一百萬個矽原子中最多只有一個雜質原子。

此圖展示了是如何通過矽凈化熔煉得到大晶體的，最後得到的就是矽錠(Ingot)。

單晶矽錠：整體基本呈圓柱形，重約100千克，矽純度99.9999%。

矽錠切割：橫向切割成圓形的單個矽片，也就是我們常說的晶圓(Wafer)。

順便說，這下知道為什麼晶圓都是圓形的了吧?

晶圓：切割出的晶圓經過拋光後變得幾乎完美無瑕，表面甚至可以當鏡子。

事實上，Intel自己並不生產這種晶圓，而是從第三方半導體企業那裡直接購買成品，然後利用自己的生產線進一步加工，比如現在主流的45nm HKMG(高K金屬柵極)。

值得一提的是，Intel公司創立之初使用的晶圓尺寸只有2英寸/50毫米。

光刻膠(Photo Resist)：圖中藍色部分就是在晶圓旋轉過程中澆上去的光刻膠液體，類似製作傳統膠片的那種。

晶圓旋轉可以讓光刻膠鋪的非常薄、非常平。

光刻：光刻膠層隨後透過掩模(Mask)被曝光在紫外線(UV)之下，變得可溶，期間發生的化學反應類似按下機械相機快門那一刻膠片的變化。

掩模上印著預先設計好的電路圖案，紫外線透過它照在光刻膠層上，就會形成微處理器的每一層電路圖案。

一般來說，在晶圓上得到的電路圖案是掩模上圖案的四分之一。

光刻：由此進入50-200納米尺寸的電晶體級別。

一塊晶圓上可以切割出數百個處理器，不過從這裡開始把視野縮小到其中一個上，展示如何製作電晶體等部件。

電晶體相當於開關，控制著電流的方向。

現在的電晶體已經如此之小，一個針頭上就能放下大約3000萬個。

溶解光刻膠：光刻過程中曝光在紫外線下的光刻膠被溶解掉，清除後留下的圖案和掩模上的一致。

蝕刻：使用化學物質溶解掉暴露出來的晶圓部分，而剩下的光刻膠保護著不應該蝕刻的部分。

清除光刻膠：蝕刻完成後，光刻膠的使命宣告完成，全部清除後就可以看到設計好的電路圖案。

第四階段合影

光刻膠：再次澆上光刻膠(藍色部分)，然後光刻，並洗掉曝光的部分，剩下的光刻膠還是用來保護不會離子注入的那部分材料。

離子注入(Ion Implantation)：在真空系統中，用經過加速的、要摻雜的原子的離子照射(注入)固體材料，從而在被注入的區域形成特殊的注入層，並改變這些區域的矽的導電性。

經過電場加速後，注入的離子流的速度可以超過30萬千米每小時。

清除光刻膠：離子注入完成後，光刻膠也被清除，而注入區域(綠色部分)也已摻雜，注入了不同的原子。

注意這時候的綠色和之前已經有所不同。

第五階段合影

電晶體就緒：至此，電晶體已經基本完成。

在絕緣材(品紅色)上蝕刻出三個孔洞，並填充銅，以便和其它電晶體互連。

電鍍：在晶圓上電鍍一層硫酸銅，將銅離子沉澱到電晶體上。

銅離子會從正極(陽極)走向負極(陰極)。

銅層：電鍍完成後，銅離子沉積在晶圓表面，形成一個薄薄的銅層。

第六階段合影

拋光：將多餘的銅拋光掉，也就是磨光晶圓表面。

金屬層：電晶體級別，六個電晶體的組合，大約500納米。

在不同電晶體之間形成複合互連金屬層，具體布局取決於相應處理器所需要的不同功能性。

晶片表面看起來異常平滑，但事實上可能包含20多層複雜的電路，放大之後可以看到極其複雜的電路網絡，形如未來派的多層高速公路系統。

第七階段合影

晶圓測試：內核級別，大約10毫米/0.5英寸。

圖中是晶圓的局部，正在接受第一次功能性測試，使用參考電路圖案和每一塊晶片進行對比。

晶圓切片(Slicing)：晶圓級別，300毫米/12英寸。

將晶圓切割成塊，每一塊就是一個處理器的內核(Die)。

丟棄瑕疵內核：晶圓級別。

測試過程中發現的有瑕疵的內核被拋棄，留下完好的準備進入下一步。

單個內核：內核級別。

從晶圓上切割下來的單個內核，這裡展示的是Core i7的核心。

封裝：封裝級別，20毫米/1英寸。

襯底(基片)、內核、散熱片堆疊在一起，就形成了我們看到的處理器的樣子。

襯底(綠色)相當於一個底座，並為處理器內核提供電氣與機械介面，便於與PC系統的其它部分交互。

散熱片(銀色)就是負責內核散熱的了。

處理器：至此就得到完整的處理器了(這裡是一顆Core i7)。

這種在世界上最乾淨的房間裡製造出來的最複雜的產品實際上是經過數百個步驟得來的，這裡只是展示了其中的一些關鍵步驟。

第九階段合影

等級測試：最後一次測試，可以鑑別出每一顆處理器的關鍵特性，比如最高頻率、功耗、發熱量等，並決定處理器的等級，比如適合做成最高端的Core i7-975 Extreme，還是低端型號Core i7-920。

裝箱：根據等級測試結果將同樣級別的處理器放在一起裝運。

零售包裝：製造、測試完畢的處理器要麼批量交付給OEM廠商，要麼放在包裝盒裡進入零售市場。

這裡還是以Core i7為例。

第十階段合影

看完處理器的製造全過程，你是不是對集成電路非常感興趣了呢？下面芯師爺就簡單介紹一下集成電路吧！

1

集成電路的定義

將計算機主機打開以後可以看到主機板，將主機板放大，可以看到許多長得很像蜈蚣的集成電路焊在印刷電路板上，到底集成電路是什麼呢？

將電的主動組件(二極體、電晶體)與電的被動組件(電阻、電容、電感)縮小後，製作在矽晶圓或砷化鎵晶圓上，稱為集成電路(IC：Integrated Circuit)，如果將集成電路的外殼打開(集成電路的外殼就是所謂的封裝Package)，看到一小塊正方形的矽晶片或砷化鎵晶片，稱為晶片(Chip)或晶粒(Die)，電的主動組件與被動組件縮小後就是製作在這一小塊正方形的晶片上。

可以想像一下，將電的主動組件與被動組件縮小後製作在這一小塊正方形的晶片上，是不是好像將一棟大樓蓋在地球表面上一樣？所以集成電路製造其實與蓋大樓的道理是一樣的，它們的差別只在於：集成電路是按圖縮小，而蓋大樓是按圖放大。

▲計算機的組成要素

2

集成電路的最小單位

集成電路的最小單位是電晶體(主動元器件)，再配合一些被動元器件組成，如果將晶片用顯微鏡放大以後，可以看到許多微小的電晶體與被動元器件，如圖一(d)所示，電晶體(主動元器件)與被動元器件排列組合以後可以形成不同功能的集成電路。

集成電路依照不同的功能又可以使用矽晶圓(Si wafer)或砷化鎵(GaAs wafer)晶圓來製作。

• 以矽晶圓製作集成電路：主動元器件以CMOS為主，被動元器件則以電阻與電容為主，如果是低頻數字IC則是由CMOS所組成，某些內存可能會使用電容(例如DRAM)；如果是低頻模擬IC，則除了CMOS以外，可能含有電阻、電容或電感。
  
  

• 以砷化鎵晶圓製作集成電路：主動組件以BJT或HBT為主，被動組件則以電阻、電容或電感為主，砷化鎵的產品是以高頻模擬IC為主。
  
  

• 由矽晶圓所製作之集成電路的最小組成單位是CMOS，再加上一些被動組件(電阻、電容、電感)。
  
  

• 由砷化鎵晶圓所製作之集成電路的最小組成單位是BJT或HBT，再加上一些被動組件(電阻、電容、電感)。
  
  

在所有的集成電路(IC)中，主動元器件是主角，所以往後我們將只討論主動元器件的CMOS或BJT、HBT，而忽略被動元器件。

3

集成電路的製作流程

集成電路的發展：集成電路在過去五十多年內已經發展成一個上、中、下游完整的產業鏈，專業的分工方式使其成為近代最成功而耀眼的產業，集成電路的製作流程包含IC設計、IC光罩(光刻掩膜版)與製造、IC封裝與測試三大部分，到底集成電路的上、中、下游產業之間是如何分工合作的呢？

▲集成電路產業分類

• IC設計產業：屬於上游產業，是目前中國大陸與台灣半導體產業發展最迅速也最具潛力的，例如：專門設計數字集成電路(Digital IC)的聯發科技(MTK)、海思半導體與晨星半導體(MStar)等公司；與專門設計模擬集成電路(Analog IC)的立錡科技(Richtek)、模擬科技(AAtech)等公司。
  
  

• IC光罩（光刻掩膜版）與製造產業：屬於「中游產業」，其中IC光罩產業有專門製作光罩的公司，例如：台灣光罩、翔准先進等公司專門為晶圓廠生產光罩，也有的晶圓廠自行生產光罩，例如：台積電具有光罩生產部門專門製作光罩，聯華電子則不自行生產光罩，而是委託台灣光罩公司代為生產光罩；IC製造產業有專門晶圓代工的晶圓廠，例如：台積電(TSMC)、聯華電子(UMC)與中芯半導體（SMIC）等公司，也有專門生產自有產品的晶圓廠（IDM：Integrated Device Manufacture），例如：英特爾、三星等公司。
  
  

• IC封裝與測試產業：屬於「下游產業」，晶圓廠生產好的晶圓通常會交由封裝與測試廠進行測試與封裝的工作，例如：日月光、矽品、華泰等公司。
  
  

4

晶片設計

集成電路(IC)製作的第一步就是要先畫設計圖，晶片設計的目的主要在規劃晶片各區域的功能。

例如：中央處理器(CPU)必須擁有算術邏輯運算單元、浮點運算單元、緩存器與內存單元、數據傳輸通道等部分，由於矽晶片的最小組成單位CMOS非常微小，所以直接以肉眼無法分辨出來，其實就是一大堆CMOS排列組合在矽晶片上而已。

▲中央處理器晶片構造

5

集成電路的製造流程

• 畫IC設計圖：製作晶片的第一步要先畫IC設計圖，在製作晶片之前必須先規劃好將不同的功能單元製作在那個區域，繪製成IC設計圖之後再送進晶圓代工廠，讓製程工程師按圖施工。
  
  

• 光罩（光刻掩膜版）製作：將IC設計圖上的圖形經過第一次縮小，以電子束刻在石英片上，由於電子束的直徑大約1μm(微米)，所以使用電子束刻在石英片上的圖形線寬大約1μm，依照IC設計圖的規劃將不同功能單元的圖形刻在不同的區域，即形成光罩(Mask)，至於光罩上的圖形其實就是CMOS的圖形。
  
  

• 晶片製造(營造廠蓋房子)：將光罩放入曝光機內，進行第二次縮小到大約十分之一，將光罩放在曝光機中的光學系統(透鏡組)上方，再以紫外光雷射照射，紫外光經過透鏡組將光罩上的圖形(線寬大約1μm)縮小十分之一後投射到矽晶圓上(線寬大約0.1μm)，稱為圖形轉移，由於製程技術的進步，目前可以縮小到0.13μm、90nm、65nm、45nm、22nm甚至7nm等，光罩上的圖形轉移到矽晶圓以後還要經過高溫氧化、摻雜技術、蝕刻技術與薄膜成長等化學或物理程序，才能完成晶片的製造工作。
  
  

• 晶片封裝與測試(監工單位驗收)：將製作好的晶片進行點收測試，檢驗晶片是否可以正常工作，以確定每片晶圓之可靠度與良率，最後再以塑料或陶瓷外殼包裝晶片，以保護晶片在工作時不受外界的水氣、灰塵、靜電等影響。
  
  集成電路製作的最後一步要將製作好的晶片進行點收測試與封裝；就好像蓋大樓的最後一步要將蓋好的大樓交由監工單位驗收。
  
  

▲集成電路的製造流程

集成電路的製作和蓋大樓最大的不同在於，集成電路是按照設計圖「縮小」，而蓋大樓是按照設計圖「放大」，這樣的縮小在生活中最常使用在照像的時候，照像機可以將摩天大樓縮小到一張小小的底片上，就是由於照像機的「鏡頭」具有聚光的功能，可以將很大的物體匯聚成很小的影像，再投射在底片上。

上面所提到的「透鏡組」就好像是「照像機的鏡頭」一樣，而「光罩」就好像是「照像機所拍攝的景物」一樣。

6

集成電路產業的分類

集成電路產業依照不同的設計與生產性質，又可以分成專業代工廠(Foundry)、與整合組件製造商(IDM)，分別有不同的產業技術能力與重要性，要了解集成電路產業的特性，就必須先了解集成電路產業的分類，以下分別討論這兩種不同廠商的特性。

• 專業代工廠(Foundry)：製造商依照客戶需求，為客戶代工生產符合客戶要求的產品，之後掛上客戶的商標品牌，由客戶自行銷售。
  
  例如：台灣的台積電、聯華電子、新加坡的特許、大陸的中芯等半導體公司。
  
  一般IC設計公司會下單給專業工代廠，是基於節省生產成本和部份管銷費用成本為主要考慮，特別是集成電路(IC)的圓晶廠，投資金額動輒上百億，並非一般的IC設計公司可以負擔得起，因此交由專業代工廠可以節省許多製造研發的成本，轉而進行設計研發的工作。
  
  

• 整合組件製造商(IDM：Integrated Device Manufacturer)：製造商從設計、製造、測試、封裝到銷售自有品牌產品都一手包辦的垂直整合型公司，通常都是國外大廠，例如：德州儀器(Texas Instruments)、英特爾(Intel)、摩托羅拉Motorola、三星Samsung、日本電子NEC、東芝Toshiba等公司。
  
  

值得注意的是，最早擁有晶圓廠的正是這些國際級的IDM大廠，台積電只是全球第一家晶圓代工廠而已，早期並沒有所謂的IC設計產業，因為IC設計公司就算畫好設計圖也找不到晶圓廠替他們代工生產，直到台積電成立以後，將晶圓製造變成一個獨立的產業，稱為晶圓代工廠，才造就了許多成功的IC設計公司。

IDM與Foundry哪個比較有優勢？

2000年以前由於計算機、網絡、多媒體(例如DVD)、無線通訊(例如2G)的快速發展，全球集成電路產品持續成長而供不應求，造成晶圓代工廠產能滿載，IC設計公司的產品上市常常受制於晶圓廠，產品製作常常費時一年以上，不幸的是集成電路的產品生命周期很短，等一年以後產品才能上市，可能已經過時而要被淘汰了。

所以有些規模較小設計公司也嘗試自建晶圓廠，所以景氣好的時候，有晶圓廠的IC設計公司可以掌握自己的產品，不過份依賴晶圓代工廠，如果產能被別人掌握，只要分不到產能，產品就不能準時上市，因此自建晶圓廠不失為一個好方法。

但是2000年以後，網絡泡沫化，全球集成電路產品需求持續下滑而供過於求，造成晶圓代工廠產能閒置，以往IC設計公司的產品受制於晶圓廠的現象已經不存在，因此自建晶圓廠的必要性並不大，而且一但加入了IC製造產業，則每年必須支出龐大的製造研發成本，這筆費用動輒數百億，會嚴重影響IC設計研發的支出而使公司顧此失彼，2004年台灣矽統科技將晶圓廠賣給聯華電子公司，同樣的，超微半導體（AMD）當初也做出了重要決定，將晶圓廠剝離與中東土豪合資成立專業代工廠格羅方德半導體（GLOBALFOUNDRIES）。

因此，IC設計公司自建晶圓廠有利有弊，必須衡量公司的財務狀況，以及公司未來的營運規劃，才能做出最合適的決定，因此，未來IC產業的趨勢就是分工與降低風險，晶圓代工集中化會越來越明顯，除非有品牌或是廣闊的出海口，否則整合組件製造商（IDM）將越來越少。

7

閘極線寬長度為什麼重要？

40nm，28nm，10nm，7nm到3納米，何時才是極限?

數字集成電路設計的最底層為電晶體，也就是組成集成電路的最小單位，電晶體的種類很多，目前在數字集成電路中均是使用CMOS，一個數字集成電路上可能含有數百萬個CMOS，「電晶體(CMOS)」就好像生物體中的「細胞」一樣。

要了解閘極線寬的重要性，我們先來了解下 MOSFET。

什麼是MOSFET？

MOSFET 的全名是「金屬－氧化物－半導體場效電晶體（Metal Oxide Semiconductor Field Effect Transistor，MOSFET）」，前面灰色的區域（矽）叫做「源極（Source）」，後面灰色的區域（矽）叫做「汲極（Drain）」，中間有塊金屬（綠色）突出來叫做「閘極（Gate）」，閘極下方有一層厚度很薄的氧化物（黃色），中間由上而下依序為金屬（Metal）、氧化物（Oxide）、半導體（Semiconductor）。

MOSFET 的工作原理與用途

MOSFET 的工作原理很簡單，電子由左邊的源極流入，經過閘極下方的電子通道，由右邊的汲極流出，中間的閘極則可以決定是否讓電子由下方通過，有點像是水閘的開關一樣，因此稱為「閘」；電子是由源極流入，也就是電子的來源，因此稱為「源」；電子是由汲極流出，：汲者，引水於井也，也就是由這裡取出電子，因此稱為「汲」。

▲MOSFET工作原理

當閘極不加電壓，電子無法導通，代表這個位是 0，當閘極加正電壓，電子可以導通，代表這個位是 1，CMOS電晶體的工作原理為在閘極施予一固定電壓，使通道形成，電流即可通過。

在數位電路中，藉由電流通過與否，便可代表邏輯的1或0。

MOSFET 是目前半導體產業最常使用的一種場效電晶體（FET），科學家將它製作在矽晶圓上，是數位訊號的最小單位，一個 MOSFET 代表一個 0 或一個 1，就是電腦里的一個「位（bit）」。

電腦是以 0 與 1 兩種數碼訊號來運算；在矽晶片上有數十億個 MOSFET，就代表數十億個 0 與 1，再用金屬導線將這數十億個 MOSFET 的源極、汲極、閘極連結起來，電子訊號在這數十億個 0 與 1 之間流通就可以交互運算，最後得到使用者想要的加、減、乘、除運算結果，這就是計算機的基本工作原理。

晶圓廠像台積電、聯電與中芯，就是在矽晶圓上製作數十億個 MOSFET 的工廠。

閘極線寬：半導體製程進步的關鍵

在 MOSFET 中，「閘極線寬長度（Gate length）」大約 10 納米，是所有構造中最細小也最難製作的，因此我們常常以閘極長度來代表半導體製程的進步程度，這就是所謂的「製程線寬」。

閘極線寬長度會隨製程技術的進步而變小，從早期的 0.18 微米、0.13 微米，進步到 90 納米、65 納米、45 納米、28 納米，到目前最新製程 10 納米。

當閘極線寬長度愈小，則整個 MOSFET 就愈小，而同樣含有數十億個 MOSFET 的晶片就愈小，封裝以後的集成電路就愈小，最後做出來的手機就愈小！10 納米到底有多小呢？細菌大約 1 微米，病毒大約 100 納米，換句話說，人類現在的製程技術可以製作出只有病毒 1/10（10 納米）的結構，是不是有點無法想像？

▲台積電未來技術路線進度表

線寬越窄所遇到的瓶頸與解決的方法

集成電路在線寬小於28nm的時候，有兩個非常重要的製程技術HKMG與FinFET，

• HKMG（高介電常數金屬閘極High K Metal Gate，K is permittivity or dielectric constant ）

  外加電場於兩個平行金屬板，中間如果放入絕緣材料，材料內部也會形成電場，外電場與內部電場的比值，稱為介電常數，兩個金屬板極化電荷越多，抵消外電場能力越強，內電場越小，介電常數就越大，同樣的電容就越大。
  
  

  介電常數是衡量一個介質束縛電荷的能力，也可表征材料的絕緣性能，介電常數越大，束縛電荷的能力越強，材料的絕緣性能越好，其定義就是材料介電常數越高說明電極化越強，外電場削弱越厲害。
  
  當然在電極化無窮大的情況，實際上電子就自由了，此時外場被完全抵消，也就是電屏蔽，此時介電常數正無窮大，材料實際上就是導體了，所以這也是為什麼在電梯裡面手機收不到電磁波訊號的原因。
  
  

  為什麼要用高介電常數的材料？半導體前段製程的挑戰，不外乎是不斷微縮閘極線寬，在固定的單位面積之下增加電晶體數目，半導體製程一直在挑戰極限，隨著閘極線寬縮小，氧化層厚度跟著縮減，導致絕緣效果降低，使得漏電流成為令業界困擾不已的副作用，利用高介電常數材料來增加電容值，就可以達到降低漏電流的目的，半導體製造業者在28納米製程節點導入的高介電常數金屬閘極（High-kMetalGate，HKMG），即是利用高介電常數材料來增加電容值，以達到降低漏電流的目的。
  
  

• FinFET（鰭式場效電晶體Fin Field Effect Transistor，FinFET）

  根據增加氧化物絕緣層電容達到在線寬縮小之後減低漏電的理論，增加絕緣層的表面積亦是一種改善漏電流現象的方法。
  
  鰭式場效電晶體（Fin Field Effect Transistor，FinFET）即是藉由增加絕緣層的表面積來增加電容值，降低漏電流以達到降低功耗的目的，FinFET將過去的平面式結構轉為立體式結構，增加對閘極的控制能力，這項技術據說可以將摩爾定律延長到2022年。
  
  

▲FinFET技術結構示意圖與TEM顯微鏡截面圖

以上就是芯師爺為大家搜羅的集成電路全部內容了，看完是不是瞬間覺得自己成了集成電路專家？覺得還不錯的話，點個讚唄！

來源 | 老葉科普大講堂、中國電子網

芯師爺獨家整理