台積電：5nm明年Q1量產，南京廠尚未計劃引進7nm|半導體行業觀察

來源：內容由 公眾號 半導體行業觀察 （ID:icbank）轉載自「鉅亨網」，謝謝。

台積電昨日舉辦技術論壇，今年台積電總產能將以7納米成長最多，第二代加入EUV的7納米預計第3季量產，今年7納米總產能將增加1.5倍，達到100萬片約當12吋晶圓。

而5納米一期也已開始裝機，預計明年第1季量產。

對於製程技術進程，台積電總裁魏哲家指出，台積電7 納米製程技術已於去年量產，目前市面看到的7 納米產品，都是由台積電製造的，而7 納米加入EUV 的加強版也已完成，且良率已與第一代7 納米一樣；6 納米則是7 納米的優化版本，矽智財(IP) 可與7 納米相容共用；5 納米則已完成試產。

魏哲家表示，台積電從28納米到7納米一路發展以來，7納米領先全球、去年量產，目前市面上的7納米大多數是台積電提供，本季7納米強化版正式量產。

7納米優化版本的6納米製程也訂明年量產；3納米建廠進度則是已經找到土地，落實在台灣發展計畫。

張曉強說，7納米與6納米IP可共用，客戶花費較少的費用，就能達到優化產品設計，由於能減少光罩數、縮短交期，有利加速產品上市，吸引很多7納米客戶青睞。

三星放話要在3納米超車台積，張曉強表示，不評論競爭對手，但台積有信心在明年仍將是全球第一家提供5納米製程代工量產服務的晶圓廠，至於3納米的設計路徑和量產時間，目前還不便透露。

台積電在過去5年內，共投入近500億美元擴增產能，今年資本支出也將維持原先預估的100億至110億美元。

魏哲家表示，目前台南18廠5納米一期已開始裝機，未來將持續投資台灣，除5納米一期、二期、三期外，3納米也已經找好地。

台積電發言人孫又文表示，5 納米預計明年第1 季量產，而3 納米量產時間雖未定，但新技術推進時程約2 年時間，目前3 納米進展不錯，包括規格與製程技術等幾近界定完成。

台積電2 廠及5 廠廠長簡正忠則指出，今年台積總產能將擴增至1200 萬片約當12 吋晶圓，年增2%，其中，以7 納米產能成長最多，第二代加入EUV 的7 納米預計第3 季量產，今年7 納米總產能預計將增加1.5 倍，達到100 萬片約當12 吋晶圓。

華為要求台積電前往大陸設立供應鏈，目前南京廠以16及12納米為主，月產能1萬片，明年底再增至2萬片，尚無把製程推進至7納米的打算。

5nm工藝的提升：面積縮小45%、性能提升15%

上月月初，台積電宣布在開放創新平台 (Open Innovation Platform，OIP) 之下推出5納米設計架構的完整版本，協助客戶實現支援下一世代先進行動及高效能運算應用產品的5納米系統單晶片設計，目標鎖定具有高成長性的5G與人工智慧市場。

台積電錶示，電子設計自動化及矽智財領導廠商與台積電已透過多種晶片測試載具合作開發並完成整體設計架構的驗證，包括技術檔案、製程設計套件、工具、參考流程、以及智慧財產權。

台積電指出，目前5納米製程已進入試產階段，能夠提供晶片設計業者全新等級的效能及功耗最佳 化解決方案，支援下一世代的高階行動及高效能運算應用產品。

相較於台積公司7納米制 程，5納米創新的微縮功能在 ARM Cortex-A72的核心上能夠提供 1.8倍的邏輯密度，速度增快15%，在此製程架構之下也產生出優異的SRAM及類比面積縮減。

據悉，此次的第一代5nm是台積電第二次引入EUV技術，多達14層；而第二代7nm（預計今年蘋果A13、麒麟985/990要用）的EUV，只有4層規模。

而且，5納米製程享有極紫外光微影技術所提供的製程簡化效益，同時也在良率學習上展現了卓越的進展，相較 於台積公司前幾代製程，在相同對應的階段，達到了最佳的技術成熟度。

台積電進一步指出，完備的5納米設計架構包括5納米設計規則手冊、SPICE模型、製程設計套件、以及通過矽晶驗證的基礎與介面矽智財，並且全面支援通過驗證的電子設計自動化工具及 設計流程。

在業界最大設計生態系統資源的支持之下，台積電與客戶之間已經展開密集的設計合作，為產品設計定案、試產活動與初期送樣打下良好基礎。

當前最新的5納米製程設計套件目前已可取得用來支援生產設計，包括電路元件符號、參數化元件、電路網表生成及設計工具技術檔案，能夠協助啟動整個設計流程，從客制化設計、電路模擬、實體實作、虛擬填充、電阻電容擷取到實體驗證及簽核。

台積電與設計生態系統夥伴合作，包括益華國際計算機科技 (Cadence)、新思科技 (Synopsys)、Mentor Graphics、以及 ANSYS，透過台積電開放創新平台電子設計自動化驗證項目來進行全線電子設計自動化工具的驗證，此驗證項目的核心涵蓋矽晶為主的電子設計自動化工具範疇，包括模擬、實體實作 (客制化設計、自動布局與繞線) 、時序簽核 (靜態時序分析、電晶體級靜態時序分析) 、電子遷移及壓降分析 (閘級與電晶體級) 、 實體驗證 (設計規範驗證、電路布局驗證) 、以及電阻電容擷取。

而透過此驗證項目，台積電與電子設計自動化夥伴能夠實現設計工具來支援台積電5納米設計法則，確保必要的準確性，改善繞線能力，以達到功耗、效能、面積的最佳化，協助客戶充分利用台積公司5納米製程技術的優勢。