半導體的矛與盾：大步進擊的台積電，停滯不前的集成電路

　　晶圓代工格局演變：進階的台積電VS一直掉隊的對手

　　在晶圓代工行業，台積電老大的地位毋庸置疑。

　　據拓墣產業研究院統計，台積電2019年第四季市占率預估達到52.7%，三星電子(Samsung)則是以17.8%居次，而第三名的格芯(GlobalFoundries)則只占8%。

從市占率來看，台積電已把競爭對手的差距拉得非常大。

　　在工藝方面，向更高微型工藝進擊是各大廠商前進的方向。

　　國產最強的中芯國際已量產14nm，準備研發7nm工藝；英特爾已量產10nm工藝，未來10年，計劃從10nm升級至1.4nm；格芯從40、50nm工藝深入到22nm，並採用12nmFinFET工藝成功流片基於ARM架構的高性能3D封裝晶片，投身於3D封裝領域；三星已生產7nm晶片，並完成4nm工藝的開發，正向3nm工藝開發前進......

　　而台積電在7nm工藝上已發展得非常成熟，截至2019年6月份，台積電7nm已經獲得了60個新產品流片。

接下來，台積電將會陸續推出7nm+工藝、6nm工藝、5nm工藝和5nm+工藝。

據悉，台積電的5nm工藝良率已達50%，高於此前的7nm工藝試產，最快於2020年第1季度就能投入量產。

此外，台積電正在進行3nm工藝研發，對電晶體結構進行大改；同時台積電在積極進軍2nm節點，希望在2024年量產。

　　無論從市占率還是工藝技術來看，台積電妥妥甩眾人於尾後，穩坐巨頭之位。

　　其實晶圓代工廠商的格局並非一開始便是如此。

晶圓代工成為專注領域始於張忠謀於1987年創立台積電，但當時的台積電並非技術實力最強者，更早的高通、英特爾、三星；同時期的聯電；還有後來者中芯國際等，均是台積電前進路上的大敵。

只是在後續的發展過程中，隨著各大競爭對手的相繼掉隊，台積電漸漸成為晶圓代工霸主。

　　2003年，聯電掉隊。

台積電與聯電曾被譽稱為台灣的「代工雙雄」，但2003年的0.13微米工藝，成了台積電與聯電拉開差距的關鍵節點。

當時，台積電自主研發工藝，與聯電在選擇是否與IBM合作研發上決策失誤，導致台積電一技揚塵，於市場上取得先機。

　　2009年，格芯掉隊。

當時，格芯董事長HectorRuiz捲入「內線交易」案而下台，原定第二年流片的32與40/45納米SOIHigh-k，以及28納米High-k工藝晶片，全部被推遲2至3個季度量產。

　　2003年至2009年，中芯國際掉隊。

2000年，具備豐富晶圓代工經驗的張汝京在上海創立中芯國際，一躍成為中國內地晶圓代工領域頭把交椅。

但自2003年起，台積電以竊取技術專利及商業機密的罪名起訴中芯國際，重挫中芯國際。

2009年，中芯國際敗訴，賠償2億美元現金及10%股權給台積電。

隨後，張汝京離開中芯國際。

　　2011年，剛成立不久的格羅方德掉隊。

AMDBulldozer架構的微處理器由格羅方德代工32納米製程時，因良率過低，造成原訂2011年第1季出貨的進度，一路延誤到2011年第4季，使得後來AMD將部分訂單轉交給台積電。

隨後，台積電在2011年就已量產28納米製程，而格羅方德卻遲至2012下半年才正式量產。

　　2017年，英特爾掉隊。

隨著晶圓代工產業的競爭加劇，7納米先進位程成為了2017年各家晶圓代工廠的決勝點。

儘管英特爾憑著世界頂尖的製程技術工藝，在14納米上表現不俗，但晶圓代工著重的不只是製程，產量和良率等也是影響晶圓代工質量的重要因素，而英特爾在不良率上面被台積電完爆。

在7納米這場戰爭中，英特爾明顯落敗。

　　2018年，三星掉隊。

曾經三星也是可以與台積電並列的晶片巨頭，但在7nm上三星失去先機，自此與台積電的差距越來越大。

據相關數據顯示，目前市面上90%的7nm工藝晶片均出自台積電之手。

但儘管如此，據目前情況來看，未來三星是台積電最大的競爭對手。

　　反觀台積電，從1987年至2020年，這23年的時間長河裡，台積電一直致力自研，不懈前行。

從實現8寸進入12寸的量產，到 28納米工藝的技術超車，再到7納米的鞏固戰役；從自研0.13微米銅製程，到押注浸潤式技術，再到緊抓智慧型手機晶片風口；都讓台積電向上墊高一階，造就今日的傳奇地位。

　　半導體的矛與盾：大步進擊的台積電，停滯不前的集成電路

　　縱觀晶圓代工產業的演變史，台積電的勝利明顯源於製程工藝技術壁壘與好的良品率。

但從更廣的角度來看，大步進擊的台積電背後，卻是停滯不前的集成電路，折射出當今半導體發展的矛盾局面。

　　集成電路的發展主要源於電晶體的不斷縮小以及製造工藝的改進。

1947年，貝爾實驗室發明了點接觸的Ge電晶體；1950年，Shockley發明了第一個BJT（雙極結電晶體），取代性能相對差的真空管；1958年，德州儀器製造出第一個集成電路觸發器，由兩個雙極電晶體組成並連接在單片矽片上，從而啟動了「矽時代」；1963年，仙童公司公司發明了CMOS電路，實現了幾乎零靜態功耗；接下來的年代，集成電路就一直遵循摩爾定律不斷地scaling（尺寸縮放），帶來速度、密度、性能的一次次提升。

但受限於電晶體材料的物理尺寸（小尺寸效應），一路從Bulk-Si走到32nm就走不下去了，於是開始從電晶體技術的使用轉向新的器件結構：從Planar走向3DFinFET（3D封裝技術）以及SOI技術。

　　目前主流晶片廠商的產品已經進入到10nm以內，遵循以往的技術路徑，即按比例不斷縮小器件尺寸已無法實現摩爾定律。

從物理角度來看，集成電路尺寸已進入到介觀尺寸範圍內，各種物理效應都會成為集成電路發展的阻力，如雜質漲落、量子隧穿等；從工藝角度來看，目前每一工藝節點的演進會使晶片時間頻率有20%的提升，而功耗也以一定的幅度在增加；從成本的角度來看，從20nm開始，加工成本開始顯著上升。

成本的增加擠壓廠商的利潤，在一定程度上限制研發的投入，研發速度將有所放緩。

隨著集成電路尺寸不斷減小，技術瓶頸在制約工藝的發展，從2015年以來產品換代速度已下降到24個月，這個速度預計將保持到2030年。

部分半導體技術路線圖

資料來源：ITRS

　　因此，物理效應、功耗和經濟效益成為了集成電路工藝發展的瓶頸。

在此困境下，如今集成電路的發展似乎更多地依賴於1999年出現的3DFinFET技術，就目前而言，像台積電、英特爾等巨頭紛紛選擇了3D封裝技術，來解燃眉之急。

　　1999年，胡正明成功研製出FinFet，將半導體器件結構的維度從二維提升到了三維，提升了我們對電晶體通斷性質的控制，也很好地解決了由於尺寸縮小而帶來的漏電流過大的問題，使電晶體製程進化到如今的7nm工藝。

　　可以說，當矽材料集成電路接近理論性能極限，當我們從電晶體技術的使用轉向新的器件結構以謀求集成電路發展時，集成電路技術在本質上就幾乎沒有了突破，尺寸變小更多的是極致地體現出資本家們利益最大化的思想。

　　對於台積電來說，因為集成電路技術的停滯，半導體行業整體處於相對穩定的一個狀態，沒有因為新技術的出現而形成行業大洗牌、彎道超車等現象，台積電多年積累的技術壁壘因此而越加牢固。

但對於整個半導體行業來說，這明顯是不利的。

隨著行業壁壘的加高加固，台積電一家獨大的局面越發嚴重，導致弱競爭現象，行業發展或將變緩。

甚至到最後，摩爾定律死亡，集成電路產業的發展停止。

　　這是半導體行業的矛與盾，矛是個別半導體企業的前進，盾是整個行業的難以突破。

或者應該說是台積電的矛與盾。

　　後摩爾時代，晶圓代工或生巨變，台積電還能霸主多久？

　　顯然，隨著器件尺寸不斷減小，技術瓶頸開展顯著制約工藝發展，當前產品疊代速度已明顯下降，因此，我們需要重新探討集成電路產業和技術的發展方向，後摩爾時代已來。

　　目前，除了通過SoC集成和3D封裝技術等方法來進行產品疊代，行業內還通過多種途徑尋求突破。

比如，挖崛氮化鎵（GaN）、碳化矽（SiC）等半導體新材料，開啟新的集成電路時代；還研究量子器件、自旋器件、磁通量器件、碳納米管或納米線器件等能夠實現自組裝的器件，以改變現有的電子傳遞信息模式，降低功耗並提升性能；或試圖從其他領域找到突破口，通過微納電子學、物理學、數學、化學、生物學、計算機技術等領域的高度交叉和融合，加速集成電路理論和技術的創新突破。

　　而一旦集成電路技術得到突破，半導體行業或生巨變。

不過，從這些研究得到突破到實現量產，恐怕還有很長的路要走。

在集成電路技術停滯的環境下，再結合市場份額占比情況來看，其他廠商想超越強積電的可能性比較小。

　　一方面，在即將到來的5nm時代，台積電優勢依舊明顯。

　　台積電5nm的良率已經爬升到50%，預計最快明年第一季度量產 ，初期月產能5萬片，隨後將逐步增加到7~8萬片，幾乎翻了一番。

目前披露的首批5nm消費級產品包括蘋果A14、海思麒麟1000系列等，據說9月份已經流片驗證。

至於AMD，Zen4架構處理器也是5nm，首發大機率會交給第四代EPYC霄龍處理器，代號「Genoa（熱那亞）」，最快2021年就登場。

按照台積電官方數據，相較於7nm（第一代DUV），基於Cortex A72核心的全新5nm晶片能夠提供1.8倍的邏輯密度、速度增快15%，或者功耗降低30%，同樣製程的SRAM也十分優異且面積縮減。

　　另一方面，在3D封裝技術上，台積電、英特爾處於領先位置，未來或將獨占鰲頭。

　　台積電在2018年4月宣布創新的多晶片3D堆疊技術（SoIC）。

採用矽穿孔（TSV）技術，將不同尺寸、製程技術及材料的裸晶堆疊在一起，達到無凸起的鍵合結構，大幅減少功耗。

　　英特爾也在2018年12月推出有源內插器的3D封裝技術Foveros。

該3D封裝將內插器作為設計的一部分，內插器包含了將電源和數據傳送到頂部晶片所需的通矽孔和走線，通過為每種情況下的工作選擇最佳電晶體，在正確的封裝下組合在一起，從而獲得最佳的優化效果。

2019年還推出新封裝技術Co－EMIB，可實現高帶寬和低功耗的連接模擬器、內存和其他模塊。

　　結語：

　　未來集成電路會如何，台積電又會如何發展，我們不得而知，但我相信，科技沒有到終點。

比起一直見證台積電霸主晶圓代工領域的輝煌，我更期待新的集成電路時代到來。